[논문]카메라링크 접속을 위한 임베디드 FPGA의 구현

이창수

doi:10.7471/ikeee.2011.15.2.122

카메라링크 접속을 위한 임베디드 FPGA의 구현
An Embedded FPGA Implementation for a Cameralink Interface 원문보기

전기전자학회논문지 = Journal of IKEEE, v.15 no.2, 2011년, pp.122 - 128

초록
AI-Helper

최근 들어 공장자동화의 프레임 그래버 분야에서 전통적인 아날로그 인터페이스 대신 고속, 고해상도의 디지털 인터페이스 방식의 카메라로의 전환이 이루어지고 있으며 이들은 카메라링크를 표준으로 채택하고 있다. 본 논문에서는 PC를 사용하지 않는 임베디드 프레임 그래버 테스트베드를 개발하여 영상처리 응용 솔루션을 제공하고자 한다. 따라서 카메라링크 표준의 라인스캔 CCD 카메라와의 접속을 위하여 하드웨어 회로를 설계하였고 VHDL 코드를 이용하여 FPGA를 프로그래밍하였다. 향후 광학영상기 등의 의료영상, 머신비젼, 산업전자 등의 다양한 영상처리에 본 칩을 이용할 수 있을 것이다.

Abstract ▼ AI-Helper

Although conventional analog linescan cameras are used widely, high-speed, high-resolution Cameralink standard will lead the area of frame grabber industry such as factory automation. In this paper, we are developing embedded frame grabber testbed without PC which will give an another solution to image processing applications. Therefore, we designed hardware schematics and programmed FPGA device with VHDL in order to interface Cameralink standard linescan CCD camera. In the future, our embedded on-chip controller could be applied to various image processing systems such as medical imaging, especially optical coherence tomography, machine vision and industrial electronics.

주제어

AI 본문요약
AI-Helper

* AI 자동 식별 결과로 적합하지 않은 문장이 있을 수 있으니, 이용에 유의하시기 바랍니다.

문제 정의

본 논문에서는 고속-고해상도를 가진, 규격화된 디지털 방식의 카메라링크 표준 카메라의 신호를 FPGA로 수신함으로서, 범용 컴퓨터 없이 동작하는 임베디드 형대로 구현하였으며 휴대성을 높이고, 보다 다양한 분야에 응용할 수 있도록 설계하였다. 이와 같이 제작할 경우 보다 다양한 영상처리의 응용이 가능하고 가격이 저렴한 라인스캔 카메라를 사용함으로서 응용분야와 제작단가를 낮출 수 있다는 장점이 있다.
본 연구에서는 다양한 영상처리를 할 수 있는 임베디드 시스템의 구현을 진행 하였다. 즉, FPGA가 포함된 임베디드 시스템과 카메라링크 라인스캔 카메라를 설계한 프레임 그래버와 연결하여 영상처리 시스템을 구현하였다.

제안 방법

그림 4에서 FPGA는 Altera Cyclone II이고 D/A 컨버터는 24-bits RGB 데이터와 65MHz의 비디오 클럭을 통하여 구동된다. 128x16bits의 듀얼 버퍼를 이용하여 카메라링크 데이터 수신 중에 모니터에 출력하도록 하였다.
따라서 카메라링크 표준의 라인스캔 카메라를 연결하는 프레임 그래버 보드를 FPGA와 VHDL(VHSIC Hardware Description Language)로 프로그램 함으로써 영상처리 시스템을 구현하여 다양한 응용이 가능하도록 구성하였고, 시스템에 내장하기 쉽도록 임베디드 형태로 구현하였다[6,7].
전체 시스템의 구조와 간략화한 데이터의 흐름을 그림 2와 그림 3에 표시하였다. 라인스캔의 동작을 위해 라인스캔 테스트베드를 제작하였으며, 테스트베드는 피사체를 회전시켜 주는 역할과 로터리 엔코더가 포함되어있어 회전하는 테스트베드의 회전위치를 1 회전당 Z phase를 발생시켜 피사체의 시작 위치를 송신하게 되어있다. 라인스캔 카메라는 외부동기화 되어있지 않은 상태에서 연속동작 하게 설정되어 있어 테스트베드 위에 있는 피사체를 연속촬영하게 되어있다.
본 연구에서는 다양한 영상처리를 할 수 있는 임베디드 시스템의 구현을 진행 하였다. 즉, FPGA가 포함된 임베디드 시스템과 카메라링크 라인스캔 카메라를 설계한 프레임 그래버와 연결하여 영상처리 시스템을 구현하였다. 카메라링크 규격의 라인스캔 카메라에 대한 프레임 그래버를 임베디드 형태로 개발함으로서 개발 단가를 낮추고 비전분야에 사용이 가능한 FPGA를 설계 하였다.
즉, FPGA가 포함된 임베디드 시스템과 카메라링크 라인스캔 카메라를 설계한 프레임 그래버와 연결하여 영상처리 시스템을 구현하였다. 카메라링크 규격의 라인스캔 카메라에 대한 프레임 그래버를 임베디드 형태로 개발함으로서 개발 단가를 낮추고 비전분야에 사용이 가능한 FPGA를 설계 하였다.
송신된 영상신호는 FPGA에서 접근할수 있도록 DS90CR019, DS90LV048 칩을 이용하여 LVTTL 신호로 프레임 그래버에서 변환되어지게 된다. 카메라의 동작환경 설정을 위해 TX와 RX 신호에 MAX232를 사용함으로서 PC의 하이퍼 터미널을 사용하여 카메라의 동작환경을 설정할 수 있도록 구성하였다.

대상 데이터

구성에 사용된 FPGA 소자는 Altera의 Cyclone II EP2C35F672C8이며, 프레임 버퍼를 구성하기위해 사용된 SRAM은 Samsung의 K6R4016V1D이다. FPGA 모듈로 한백전자의 실험키트를 사용하였다[8]. 카메라의 동작에 따른 FPGA의 동작 순서도는 그림 8에 표현되어 있다.
그림 7은 카메라의 동작에 따른 FPGA의 동작 순서도를 나타내었다. 구성에 사용된 FPGA 소자는 Altera의 Cyclone II EP2C35F672C8이며, 프레임 버퍼를 구성하기위해 사용된 SRAM은 Samsung의 K6R4016V1D이다. FPGA 모듈로 한백전자의 실험키트를 사용하였다[8].
즉, 66frame/sec의 속도로 모니터에 표시 가능하다. 라인스캔 테스트베드는 3600도/1회전 의 해상도를 갖는 A상과 1펄스/1회전 의 Z상을 출력하는 로터리 엔코더 사용하여 카메라 제어를 위한 동기 신호 발생기로 Z상 만을 사용하였다.
라인스캔 카메라의 동작을 ModelSim으로 시뮬레이션 한 결과가 그림 5에 나타나 있다. 사용된 카메라는 1024픽셀, 8bits-2tab의 카메라링크 규격의 라인스캔 카메라이며 구성에서는 외부동기 없이 연속촬영하게 되어있다. LVAL(Line Valid) 신호가 High인 경우 영상신호가 1클록에 홀수, 짝수 2픽셀씩 출력되게 된다.
LVAL이 Low인 시간은 카메라에 설정된 Integration time에 좌우된다. 실제 데이터는 Crevis사의 LV-B201CL이 8bits 2tab의 카메라이므로, 클록당 2개의 픽셀씩 출력된다. 이는 ModelSim 시뮬레이션을 보면서 확인할 수 있다.
영상의 출력을 위해 사용된 VDAC은 Texas Instrument사의 THS8134이다. VDAC은 입력된 디지털 신호를 VGA 모니터에 입력되는 아날로그 신호로 변환하여 모니터에 신호를 표시하게 해주는 장치이다.
FPGA에 접속하기 위한 프레임 그래버의 구조는 그림 4와 같다. 카메라는 크래비스[9] 사의 LV-B201-CL을 사용하였고 카메라로부터 MDR26을 거쳐 들어오는 신호를 수신하기 위해 카메라링크 규격의 28-bit 채널링크 수신 칩셋인 DS90CR288A 를 사용하였다. CCD에 저장된 광신호는 카메라로부터 LVDS 신호로 변환되어 프레임 그래버측으로 송신된다.
테스트베드 상단에 라인스캔 카메라의 1 라인이 실린더의 길이 방향으로 수직방향으로 위치해 있다. 카메라의 조명은 LED 조명을 설계하여 사용하였다.
그림 11은 구현된 카메라링크 표준을 지원하는 임베디드 FPGA 테스트베드를 보여준다. 피사체는 그림 11의 좌측 하단의 1.5x1.5cm 대학 로고 인쇄물로써 테스트베드 상단의 12x20cm의 실린더 위에 실린더 길이 방향과 수직으로 부착되어 있다. 테스트베드 상단에 라인스캔 카메라의 1 라인이 실린더의 길이 방향으로 수직방향으로 위치해 있다.

후속연구

또한 Areascan 카메라를 비롯한 고해상도, 고속의 디지털 카메라링크 규격 카메라에 대한 임베디드 응용이 이와 같은 방법으로 가능하다. 추가로 고용량의 메모리를 장착하여 보다 높은 해상도의 영상을 획득/출력하고 DSP 칩과의 연동으로 영상처리 알고리즘의 적용도 가능할 것이다. 향후 광학 영상기 등에 적용할 예정이다.
이와 같은 구성을 사용할 경우 범용 컴퓨터를 사용하지 않고 소형의 임베디드 형태로 고해상도 영상을 습득하는 시스템을 구현할 수 있으며 FPGA 내부에 영상 처리 알고리즘을 포함하게 되면 고속의 영상 습득과 영상 처리가 가능하다. 향후 DSP 접속 및 데이터의 저장을 추가하게 되면 Matrox 드의 대표적인 그래버 보드를 대체하면서도 유연하게 메디컬 영상, 머신 비젼 등의 응용이 가능하리라 여겨 진다.
추가로 고용량의 메모리를 장착하여 보다 높은 해상도의 영상을 획득/출력하고 DSP 칩과의 연동으로 영상처리 알고리즘의 적용도 가능할 것이다. 향후 광학 영상기 등에 적용할 예정이다.
또한 호스트와의 접속에 있어서 본 그래버의 경우 RAMDAC을 포함하는 임베디드 형이므로 호스트와의 접속은 고려하지 않았다. 향후 카메라링크 출력의 추가로 이를 해결하고자 한다. 따라서 본 그래버의 경우 Matrox에 비교할 만한 성능을 보인다고 할 수 있다.

질의응답

핵심어	질문	논문에서 추출한 답변
	머신 비전 시스템의 추세는?	머신 비전 시스템은 기존의 아날로그 방식의 라인스캔 카메라가 널리 사용되어 왔으나 향후에는 고속, 고해상도 디지털 방식의 카메라링크 표준이 프레임 그래버 분야를 주도할 것으로 예상되고 있다. 카메라 링크 표준은 노이즈 내성의 향상으로 1.
	FPGA의 장점은?	FPGA (Field Programmable Gate Array) 는 빠르고 유연하게 하드웨어의 구현을 가능하게 하는 장점을 지니고 있다. 최근 FPGA 기술의 급속한 발전으로 인하여 고속, 대용량화가 진행되어 DSP, 메모리 블록의 내장이 가능해 지면서 영상처리에의 응용이 급속하게 확산되고 있다.
	본 논문에서는 고속-고해상도를 가진, 규격화된 디지털 방식의 카메라링크 표준 카메라의 신호를 FPGA로 수신함으로서, 범용 컴퓨터 없이 동작하는 임베디드 형태로 구현하였으며 휴대성을 높이고, 더욱 다양한 분야에 응용할 수 있도록 설계하였는데, 이는 무슨 장점이 있는가?	본 논문에서는 고속-고해상도를 가진, 규격화된 디지털 방식의 카메라링크 표준 카메라의 신호를 FPGA로 수신함으로서, 범용 컴퓨터 없이 동작하는 임베디드 형대로 구현하였으며 휴대성을 높이고, 보다 다양한 분야에 응용할 수 있도록 설계하였다. 이와 같이 제작할 경우 보다 다양한 영상처리의 응용이 가능하고 가격이 저렴한 라인스캔 카메라를 사용함으로서 응용분야와 제작단가를 낮출 수 있다는 장점이 있다. 이에 따라 PC를 사용하지 않고 FPGA를 이용하여 임베디드 형태의 그래버를 개발하는 일은 시장에 파급 효과가 크리라 예상된다.

참고문헌 (9)

전지혜, 신동윤, 양윤기, 황진권, 이창수, "레졸버기반의 절대위치 검출 센서 제어기의 FPGA 구현" 제어？자동화？시스템공학회논문지, Vol. 13, No. 10, pp. 970-977, Oct. 2007.

원문보기 상세보기
전지혜, 나지훈, 양윤기, 이병하, 이창수, "쥐 눈과 인간 치아의 정밀한 단층정보 분석을 위한 OCT 3-D 영상 재구성" 정보처리학회 논문지 B, 제14-B권, 제 6호, pp. 423-430, Oct. 2007.
Jihoon Na, Jae Ho Baek, Seon Young Ryu, ChangSu Lee, Byeong Ha Lee, "Tomographic imaging of incipient dental-caries using optical coherence tomography and comparison with various modalities", Optical Review vol. 16, no. 4, pp. 426-431, Jul. 2009.

상세보기
BASLER, "Camera Link Technology Brief", BASLER, 2001.
FULNiX, "Specifications of the Camera Link Interface Standard for Digital Cameras and Frame Grabbers", FULNiX, 2000.
IEEE, "IEEE Standard VHDL Language Reference Manual", IEEE, 2000.
Charles H. Roth, "Digital Systems Design Using VHDL", Thomson Learning, 1998.
한백전자, "HBE-Combo2 User's Guide", 한백전자, 2006.
CRAVIS, "User Manual 2 Tab CameraLink", CRAVIS, 2007.

저자의 다른 논문 :

표제어: PCR

동의어: Packet Collision Rate

용어 설명 출처 목록 (6)

용어 설명: PCR은 세균 특이성이 있는 primer를 이용하여 적은 수의 세균이 있을지라도 쉽게 검출할 수 있는 유용한 방법이며, 이를 이용하여 구강 내 치면세균막이나 타액에서 직접 세균을 검출할 수 있게 되었다[8].

내보내기 구분	파일저장 인쇄 메일전송
구성항목	기본정보 상세정보 관리번호, 논문명, 저널/프로시딩명, 저자 , 발행년, 권, 호, 시작페이지, 끝페이지, 발행기관 관리번호, 논문명, 대등논문명, 저자 , 저널/프로시딩명, 발행기관, 발행년, 발행언어, 권, 호, 시작페이지, 끝페이지, ISBN, ISSN, 주제분야, 키워드, 초록(한글), 초록(영문), 저자(소속기관)
저장형식	Text(ASCII format) Excel format RefWorks Direct Export RIS format (for Reference Manager, ProCite, EndNote), Scholar's Aids, Mendeley
메일정보	받는사람 (필수) @ 보내는사람 (선택) @ 제목 내용 KISTI 검색결과 이메일 서비스
안내	총 건의 자료가 검색되었습니다. 다운받으실 자료의 인덱스를 입력하세요. (1-10,000) 검색결과의 순서대로 최대 10,000건 까지 다운로드가 가능합니다. 데이타가 많을 경우 속도가 느려질 수 있습니다.(최대 2~3분 소요) 다운로드 파일은 UTF-8 형태로 저장됩니다. 파일의 내용이 제대로 보이지 않을실 때는 웹브라우저 상단의 보기 -> 인코딩 -> 자동선택 여부를 확인하십시오. ~ Text(ASCII format) Excel format

연합인증