[논문]PCB 및 패키징 공정에서의 도금 시뮬레이션 기술 적용

이규환

doi:10.6117/kmeps.2012.19.3.001

PCB 및 패키징 공정에서의 도금 시뮬레이션 기술 적용
Application of Plating Simulation for PCB and Pakaging Process 원문보기

마이크로전자 및 패키징 학회지 = Journal of the Microelectronics and Packaging Society, v.19 no.3, 2012년, pp.1 - 7

Abstract ▼ AI-Helper

Electroplating technology is widely used in semiconductor microelectronic industry. With the development of semiconductor integrated circuit to high density and light-small scale, Extremely high quality and plated uniformity of the deposited metals are needed. Simulation technique can help to obtain better plating results. Although a few plating simulation softwares have been commercialized, plating simulation is not widely prevalent in Korea. In this paper, principle of electroplating and mathematical modeling of plating simulation are discussed. Also introduced are some cases enhancing plating thickness uniformity on leadframe, PCB and wafer by using plating simulation.

주제어

AI 본문요약
AI-Helper

* AI 자동 식별 결과로 적합하지 않은 문장이 있을 수 있으니, 이용에 유의하시기 바랍니다.

문제 정의

본 고에서는 Elsyca 사의 Plating Master 프로그램을 예로 하여 도금 시뮬레이션의 원리를 설명한다.¹⁶⁾
최근 도금 장비 개발, 공정 최적화 및 생산성 향상, 도금 용액 개발 분야에 있어서 도금 시뮬레이션의 중요성을 인식하고 관심이 폭발적으로 증가하고 있다. 본 고에서는 전기도금에서 도금 시뮬레이션이 필요한 이유와 도금 시뮬레이션의 원리에 대해 기술하고, 몇 가지 적용 사례를 소개하고자 한다.
이 결과는 리드프레임 한쪽면에서 단위면적 당금이 77 µg이 전착이 되고 있으며, 하부 도금 두께를 유지하면서 상부의 도금 두께를 낮추면 그만큼 도금되는 금의 양을 절감할 수 있기 때문에 도금 시뮬레이션을 이용하여 그 방안을 찾고자 하였다.
리드 프레임에서 도금 조건은 제품의 신뢰성 확보를 위해 가장 얇은 부분을 기준으로 스펙 두께를 맞추고 있으므로 필요 두께 이상으로 도금이 되는 부분이 존재하게 된다. 최근 세계 금 가격의 폭등으로 인해 원가 부담이 커져서, 도금 시뮬레이션 기술을 적용하여 도금두께 균일화로 전착량을 최소화 하고자 하였다.

가설 설정

1차 전류밀도 분포는 전극/용액계면에서의 과전압을 무시하며, 전극표면에서의 potential은 일정(경계조건:X=0→U=Va, X=L→U=Vc) 하다고 가정된다.

제안 방법

도금 두께 균일화를 위해 현장에서 적용할 수 있는 방법으로 양극 차폐판 설치가 제안되었다. 차폐판의 크기는 양극을 6등분하여 상부로부터 가려지도록 분할을 하였고, 제품별로 최적의 차폐크기를 구하고자 하였다. 이 제품의 경우는 Fig.

대상 데이터

본 사례는 플렉서블 PCB 수직형 Cu 도금조에서 차폐판 최적화로 도금두께 편차를 개선한 예이다. 이 도금라인에서 생산되는 제품의 길이는 350~440 mm 사이로 다양하며, 도금두께는 15±4 µm에서 관리되고 있다.

성능/효과

Fig. 9에서 No Shield의 데이터는 현재 생산되는 제품을 시뮬레이션 한 것으로 직접 제품의 두께를 측정하여 비교한 결과 잘 일치함을 확인하였다. 그림에서 보듯이 도금두께 분포는 도금조의 위쪽부분에서부터 하부방향으로 역S자 형태를 이루고 있다.
이 예측을 바탕으로 도금조에 양극 및 음극 차폐판을 설치한 결과 실제로도 두께 편차가 ±1.5로 제어됨을 확인하였고 다른 크기의 제품에 대해서도 최적의 음극 및 양극 차폐판 설치 조합을 제시하였다.
이를 통해 금이 단위면적당 약 70 µg으로 감소되었고, 금 전착량의 10%를 절감하는 효과를 가져오게 되었다.

후속연구

또한 원하는 분포의 도금두께를 얻을 수 있는 도금조 개발이나 제품 디자인, 도금 첨가제 개발 등에도 유용하게 적용될 수 있을 것이다. 결론적으로 도금 시뮬레이션 기술은 전착된 제품의 성능을 극대화하는데 핵심 기술이며, 도금 관련 산업의 선진화를 위해서도 필수적으로 활용을 해야 할 것이다.
특히 전류밀도 분포 및 도금 두께 분포가 변화하는 모습을 가시적으로 나타내 줌으로써 작업자로 하여금 머릿속에 쉽게 그려지게 되어 작업자의 이해도 수준을 높이는데도 더욱 효과적이다. 또한 원하는 분포의 도금두께를 얻을 수 있는 도금조 개발이나 제품 디자인, 도금 첨가제 개발 등에도 유용하게 적용될 수 있을 것이다. 결론적으로 도금 시뮬레이션 기술은 전착된 제품의 성능을 극대화하는데 핵심 기술이며, 도금 관련 산업의 선진화를 위해서도 필수적으로 활용을 해야 할 것이다.
현재 지경부 산업원천기술개발사업 등에서 도금 시뮬레이션 프로그램 국산화 연구가 수행되고 있는 것으로 알고 있다. 이러한 노력들이 성공적으로 이루어진다면 현재보다 훨씬 유용한 시뮬레이션 프로그램으로 개발되리라고 기대해 본다.

질의응답

핵심어	질문	논문에서 추출한 답변
	음극 전류효율은 어떠한 것들로 정의되는가?	한편 음극 전류효율은 Faraday 법칙에 의해 계산된 전착량과 실제 음극에 전착된 양과의 비율로 정의된다.
	도금 시뮬레이션이란?	이러한 계기로 최근 도금 시뮬레이션 기술에 대한 관심이 높아지고 있다. 도금 시뮬레이션은 도금 시스템에서 전기장과 분극현상을 해석하여 음극 표면에서의 전류 밀도 및 도금두께 분포를 예측하는 기술이다.1-12)
	도금 시뮬레이션 기술에서 전섹셰적으로 상용화된 프로그램에는 어떠한 것들이 있는가?	도금 시뮬레이션 기술이 도금 산업에 적용이 된 것은 최근의 일이다. 전세계적으로 상용화된 시뮬레이션 프로그램으로는 PlatingMaster (Elsyca, 벨기에), Cell-Design (LChem, 미국) Castor Elec 3D(CETIM, 프랑스), EPPS (Uyemura, 일본) 등이 있지만, 그 활용도는 아직 미미하다. 그나마 PlatingMaster 프로그램을 이용한 연구논문과 적용 사례가 일부 보고되고 있는 정도이다.

참고문헌 (20)

F. Druesne, M. Afzali and R. Mouton, "A New 3D Electroplating Simulation and Design Tool", Plating and surface finishing, June, 20 (2002).
A. Chaudouet and D. Lange, "The use of boundary integral equation method in mechanical engineering", Second international conference on Applied Numerical Modelling, Madrid (1978).
F. Druesne and P. Paumelle, "Simulating electrochemical plating for corrosion protection", Corrosion Prevention and Control, 45, 118 (1998).

상세보기
J. O'M. Bockris and A. K. N. Reddy, "Modern Electrochemistry", Plemum Press, 1, (1973).
J. Newman, Electrochemical Systems, 2nd edition, Prentice- Hall, Englewood Cliffs, New Jersey, (1991).
G. A. Prentice and C. W. Tobias, "A survey of numerical methods and solutions for current distribution problems", Journal of Electrochemical Society, 129, 72 (1982).

상세보기
N. G. Zamani, J. F. Porter and A. A. Mufti, "A survey of computational efforts in the field of corrosion engineering", International Journal For Numerical Methods in Engineering, 23, 1295 (1986).

상세보기
G. Shi, "Flexural vibration and buckling analysis of orthotropic plates by the boundary element method", International Journal Solids Structures, 26(12), 1351 (1990).

상세보기
Snyder D. L., "Electroplating nicke chromium for the automotive industry", Metal Finishing, 95(8), 29 (1997).
Celis J. P. and Fransaer J., "Composite coatings - new insights leading to improved process control", Trans Ins Metal Finishing, 75(3), 118 (1997).
C. T. J. Low, E. P. L. Roberts and F. C. Walsh, "Numerical simulation of the current, potential and concentration distributions along the cathode of a rotating cylinder Hull cell", Electrochimica Acta, 52(11), 3831 (2007).

상세보기
P. Raffelstetter, B Mollay, B Van den Bossche and G. E. Nauer, "Modeling strategy for predicting current density distributions on PCBs and other complex patterned substrates", Jounal of the Electrochemical Society, 156(2), D51 (2009).

상세보기
C. K. Lee, H. J. Sohn and T. Kang, "Mathematical Modeling of Copper Plating with Pulsed Current", J. Kor. Inst. Surf. Eng., 24(3), 125 (1991).
K. H. Lee, "Development of platform for electrochemical plating process simulation and optimization" in Research Report, No. 10033364, 70, MOSF, Seoul (2012).
K. H. Lee, Y. J. Hwang, K. M. and J. K. Cho, "Simulation of deposit thickness distribution and optimization of the Cu plating cell", ECWC Proceeding 709 Nov. (2011).
Elsyca, "PlatingMaster V3.0 Tutorial" p.17, Elsyca Inc. Leuven (2011) from www.elsyca.com
E. Yeager, J. O. Bockris, B. E. Conway and S. Sarangapani, Editor, "Comprehensive Treaise of Electrochemistry", Vol. 6 (1983).
J. Newman, "Electrochemistry system", p.378, Prentice-Hall, New York (1991).
M. W. Jung, K. T. Kim, Y. S. Koo and J. H. Lee, "The Effects of Levelers on Electrodeposition of Copper in TSV Filling", J. Microelectron. Packag. Soc., 19(2), 55 (2012).
S. C. Hong, W. J. Kim and J. P. Jung, "High-Speed Cu Filling into TSV and Non-PR Bumping for 3D Chip Packaging", J. Microelectron. Packag. Soc., 18(4), 49 (2011).

내보내기 구분	파일저장 인쇄 메일전송
구성항목	기본정보 상세정보 관리번호, 논문명, 저널/프로시딩명, 저자 , 발행년, 권, 호, 시작페이지, 끝페이지, 발행기관 관리번호, 논문명, 대등논문명, 저자 , 저널/프로시딩명, 발행기관, 발행년, 발행언어, 권, 호, 시작페이지, 끝페이지, ISBN, ISSN, 주제분야, 키워드, 초록(한글), 초록(영문), 저자(소속기관)
저장형식	Text(ASCII format) Excel format RefWorks Direct Export RIS format (for Reference Manager, ProCite, EndNote), Scholar's Aids, Mendeley
메일정보	받는사람 (필수) @ 보내는사람 (선택) @ 제목 내용 KISTI 검색결과 이메일 서비스
안내	총 건의 자료가 검색되었습니다. 다운받으실 자료의 인덱스를 입력하세요. (1-10,000) 검색결과의 순서대로 최대 10,000건 까지 다운로드가 가능합니다. 데이타가 많을 경우 속도가 느려질 수 있습니다.(최대 2~3분 소요) 다운로드 파일은 UTF-8 형태로 저장됩니다. 파일의 내용이 제대로 보이지 않을실 때는 웹브라우저 상단의 보기 -> 인코딩 -> 자동선택 여부를 확인하십시오. ~ Text(ASCII format) Excel format

연합인증