$\require{mediawiki-texvc}$

연합인증

연합인증 가입 기관의 연구자들은 소속기관의 인증정보(ID와 암호)를 이용해 다른 대학, 연구기관, 서비스 공급자의 다양한 온라인 자원과 연구 데이터를 이용할 수 있습니다.

이는 여행자가 자국에서 발행 받은 여권으로 세계 각국을 자유롭게 여행할 수 있는 것과 같습니다.

연합인증으로 이용이 가능한 서비스는 NTIS, DataON, Edison, Kafe, Webinar 등이 있습니다.

한번의 인증절차만으로 연합인증 가입 서비스에 추가 로그인 없이 이용이 가능합니다.

다만, 연합인증을 위해서는 최초 1회만 인증 절차가 필요합니다. (회원이 아닐 경우 회원 가입이 필요합니다.)

연합인증 절차는 다음과 같습니다.

최초이용시에는
ScienceON에 로그인 → 연합인증 서비스 접속 → 로그인 (본인 확인 또는 회원가입) → 서비스 이용

그 이후에는
ScienceON 로그인 → 연합인증 서비스 접속 → 서비스 이용

연합인증을 활용하시면 KISTI가 제공하는 다양한 서비스를 편리하게 이용하실 수 있습니다.

[국내논문] 레이아웃 기반 온-칩 전력 분배 격자 구조의 인덕턴스 모델 개발 및 적용
Layout-Based Inductance Model for On-Chip Power Distribution Grid Structures 원문보기

Journal of the Institute of Electronics Engineers of Korea = 전자공학회논문지, v.49 no.9, 2012년, pp.259 - 269  

조정민 (성균관대학교 정보통신공학대학) ,  김소영 (성균관대학교 정보통신공학대학)

초록
AI-Helper 아이콘AI-Helper

전원 전압이 낮아지고, 칩의 동작 속도가 빨라짐에 따라 온-칩 인덕턴스를 포함한 power distribution network (PDN) 분석이 중요해 질 것으로 예측된다. 본 논문에서는 일반적인 온-칩 전력 격자 구조에 적용시킬 수 있는 효과적인 인덕턴스 추출방법에 대해 제안한다. Chip layout에 적용할 수 있는 loop 인덕턴스 모델을 제시하고, 그 모델을 사용하여 post layout RC extraction netlist로 부터 인덕턴스를 포함한 netlist를 추출할 수 있는 tool을 개발하였다. 제안된 loop 인덕턴스 모델과 개발된 tool의 정확성은 회로 simulation을 통해 PEEC 모델과 비교하여 검증하였다. 인덕턴스 추출 방법을 실제 chip layout에 적용시켜 on-chip inductance를 포함한 PDN의 voltage fluctuation을 예측하였다. 패키지와 PCB 모델을 포함한 co-simulation 모델을 구성하여 on-chip inductance의 영향을 분석하였다.

Abstract ▼ AI-Helper 아이콘AI-Helper

With the lower supply voltage and the higher operating frequency in integrated circuits, the analysis of the power distribution network (PDN) including on-chip inductances becomes more important. In this paper, an effective inductance extraction method for a regular on-chip power grid structure is p...

Keyword

#Layout extraction   #inductance   #modeling   #on-chip power distribution grid   #co-simulation  

참고문헌 (14)

  1. R. Jakushokas, and E.G. Friedman, "Multi-Layer Interdigitated Power Distribution Networks", IEEE Trans. on Very Large Scale Integration (VLSI) Systems, Vol. 19, No. 5, May 2011. 

  2. 김소영, "Interconnect Scaling에 따른 온칩 인터커넥 인덕턴스의 중요성 예측," 전자공학회 논문지, 제48권 SD편, 제3호, 164-172쪽, 2011년 3월. 

  3. R. Jakushokas, M. Popovich, A. V. Mezhiba, S. Kose, and E. G. Friedman, Power Distribution Networks with On-Chip Decoupling Capacitors. New York: Springer-Verlag, Second Edition, 2011. 

  4. A. Muramatsu, M. Gachmoto, H. Onodera, "Effects of On-chip Inductance on Power Distribution Grid," IEICE Trans. Fundamentals, vol. e88-A, no. 12, Dec. 2005. 

  5. K.Gala, D. Blaauw, V. Zolotov, P. M. Vaidya. and Anil Joshi, "Inductance Model and Analysis Methodology for High-Speed On-Chip Interconnect", IEEE Trans. on VLSI Systems, Vol. 10, No. 6, Dec. 2002. 

  6. So Young Kim, Y. Massoud, S. S. Wong, "On the accuracy of return path assumption for loop inductance extraction for loop inductance extaction for 0.1um technology and beyond", Quality Electronic Design, 2003, 24-26 March 2003, pp. 401-404. 

  7. 이상민, 문규, 위재경, "파워 분배망을 고려한 디지털 회로 시스템의 설계와 분석", 전자공학회 논문지, 제 41권 SD편, 제4호, 15-21쪽, 2004년 4월. 

  8. Sang-Pil Sim, C. Chao, S. Krishnan, D. M. Petranovic, N. D. Arora, and Kwyro Lee, "An Effective Loop Inductance Model for General Non-Orthogonal Interconnect with Random Capacitive Coupling", Electron Devices Meeting, pp. 315-318, Dec. 2002. 

  9. R. Jakushokas and Eby G. Friedman, "Inductance Model of Interdigitated Power and Ground Distribution Networks", IEEE Transaction on Circuits and Systems. II: Express Briefs, Vol. 56, No. 7, pp. 585-589, July 2009. 

    상세보기 crossref

  10. http://www.mentor.com. 

  11. Xiaoning Qi, Gaofeng Wang, Zhiping Yu, R. W. Dutton, Tak Young, N. Chang, "On-chip inductance modeling and RLC extraction of VLSI interconnects for circuit simulation," Custom Integrated Circuits Conference, 2000, pp.487-490. 

  12. 류순걸, 어영선, 심종인, "고속/고밀도 VLSI 회로 의 공진현상을 감소시키기 위한 효율적인 파워/그 라운드 네트워크 설계", 전자공학회 논문지, 제43 권 SD편, 제7호, 29-37쪽, 2006년 7월. 

  13. N. Delorme, M. Belleville, J. Chilo, "Inductance and Capacitance Analytic Formulas for VLSI Interconnects," Electronic Letters, 23rd, vol. 32, no. 11, May 1996. 

  14. http://www.ti.com/lit/an/snoa405a/snoa405a.pdf, Application Note 1205 Electrical Performance of Packages, Texas Instruments. 

저자의 다른 논문 :

LOADING...

관련 콘텐츠

유발과제정보 저작권 관리 안내
섹션별 컨텐츠 바로가기

AI-Helper ※ AI-Helper는 오픈소스 모델을 사용합니다.

AI-Helper 아이콘
AI-Helper
안녕하세요, AI-Helper입니다. 좌측 "선택된 텍스트"에서 텍스트를 선택하여 요약, 번역, 용어설명을 실행하세요.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.

선택된 텍스트

맨위로