$\require{mediawiki-texvc}$

연합인증

연합인증 가입 기관의 연구자들은 소속기관의 인증정보(ID와 암호)를 이용해 다른 대학, 연구기관, 서비스 공급자의 다양한 온라인 자원과 연구 데이터를 이용할 수 있습니다.

이는 여행자가 자국에서 발행 받은 여권으로 세계 각국을 자유롭게 여행할 수 있는 것과 같습니다.

연합인증으로 이용이 가능한 서비스는 NTIS, DataON, Edison, Kafe, Webinar 등이 있습니다.

한번의 인증절차만으로 연합인증 가입 서비스에 추가 로그인 없이 이용이 가능합니다.

다만, 연합인증을 위해서는 최초 1회만 인증 절차가 필요합니다. (회원이 아닐 경우 회원 가입이 필요합니다.)

연합인증 절차는 다음과 같습니다.

최초이용시에는
ScienceON에 로그인 → 연합인증 서비스 접속 → 로그인 (본인 확인 또는 회원가입) → 서비스 이용

그 이후에는
ScienceON 로그인 → 연합인증 서비스 접속 → 서비스 이용

연합인증을 활용하시면 KISTI가 제공하는 다양한 서비스를 편리하게 이용하실 수 있습니다.

센서용 Incremental 델타-시그마 아날로그 디지털 변환기 설계
Incremental Delta-Sigma Analog to Digital Converter for Sensor 원문보기

Journal of the Institute of Electronics Engineers of Korea = 전자공학회논문지, v.49 no.10, 2012년, pp.148 - 158  

정진영 (한양대학교 전자통신공학과) ,  최단비 (한양대학교 전자통신공학과) ,  노정진 (한양대학교 전자통신공학과)

초록
AI-Helper 아이콘AI-Helper

본 논문에서는 센서용 incremental 델타-시그마 아날로그 디지털 변환기를 설계 하였다. 회로는 크게 pre-amplifier, S & H (sample and hold) 회로, MUX와 델타-시그마 모듈레이터, 그리고 데시메이션 필터로 구성 되어 있다. 델타-시그마 모듈레이터는 3차 1-bit 구조이고 $0.18{\mu}m$ CMOS 공정을 사용 하였다. 설계된 회로는 테스트 결과 5 kHz 신호 대역에서 signal-to-noise and distortion ratio (SNDR)는 87.8 dB의 성능을 가지고, differential nonlinearity (DNL)은 ${\pm}0.25$ LSB (16-bit 기준), integral nonlinearity (INL)은 ${\pm}0.2$ LSB 이다. 델타-시그마 모듈레이터 전체 소비 전력은 $941.6{\mu}W$ 이다. 최종 16-bits 출력을 얻기 위하여 리셋을 인가하는 N cycle을 200 으로 결정하였다.

Abstract ▼ AI-Helper 아이콘AI-Helper

This paper presents the design of the incremental delta-sigma ADC. The proposed circuit consists of pre-amplifier, S & H circuit, MUX, delta-sigma modulator, and decimation filter. Third-order discrete-time delta-sigma modulator with 1-bit quantization were fabricated by a $0.18{\mu}m$ CM...

주제어

#데이터변환가   #델타-시그마   #센서   #오버샘플링  

질의응답

핵심어 질문 논문에서 추출한 답변
델타-시그마 모듈레이터 설계는 어떠한 점을 고려하여야 하는가? Incremental 데이터 변환기는 델타-시그마 모듈레이터 구조를 기반으로 하기 때문에 conventional 델타-시그마 모듈레이터의 설계가 선행되어야 한다. 델타-시그마 모듈레이터 설계는 목표에 따라 양자화기(quantizer)의 bit수, 모듈레이터의 구조, 루프 필터의 차수 등과 같은 다양한 설계 요소를 고려해야 한다. 고 해상도의 Incremental 델타-시그마 ADC를 구현하기 위해 본 논 위해 incremental ADC의 변환주기를 200 클럭으로 결정하였으며, 샘플링 주파수를 2 ㎒로 결정하였다.
델타-시그마 방식의 ADC는 어떠한 장점을 가지는가? 이러한 흐름에 따라 오버샘플링 델타-시그마 ADC (analog-to-digital converter) 가 센서 응용 분야에서 많은 관심을 받고 있다. 델타-시그마 방식의 ADC의 경우 타 구조에 비해 저 주파수 대역에서 전력 소모대비 높은 해상도를 얻을 수 있기 때문에 고해상도 설계에 적합한 델타-시그마 모듈레이터의 장점들은 앞으로 휴대용 전자제품을 포함해 광범위한 분야에 크게 요구될 것으로 판단된다[2～5].
incremental ADC에서 클럭 주기 N cycle 동안만 동작하게 됨에 따라 어떠한 결과를 가지는가? 또한 시간에 따라 지속적으로 동작이 이루어지는 일반적인 델타-시그마 ADC와는 다르게 incremental ADC는 변환기 내부에 있는 모든 저장 소자가 리셋 (Reset) 된 후, 각각의 입력의 변환주기 동안 미리 결정된 클럭 주기 N cycle 동안만 동작하게 된다[2]. 따라서 단일 입력은 N번의 클럭 주기 후에 출력 값을 가지게 된다. 결정된 N번의 클럭 주기와 모듈레이터의 차수에 의해 모듈레이터의 해상도가 결정된다.
질의응답 정보가 도움이 되었나요?

참고문헌 (16)

  1. D. Johns and K. Martin, Analog Integrated Circuit Design, John Wiley & Sons, Inc. 1997 

  2. 배성환, 이창기, "고정밀 저속 다중채널 아날로그- 디지털 변환기," 한국전자통신학회논문지 제3권 제 3호. 

  3. J. Markus, J. Silva, G.C. Temes, "Theory and applications of incremental delta-sigma converters," IEEE Tran. on Circuits and Systems I, vol.51, no.4, pp.678-690, Apr. 2004. 

    상세보기 crossref

  4. J. Markus, P. Deval, V. Quiquempoix, J. Silva, G.C. Temes, "Incremental Delta-sigma Structures for DC Measurement : an Overview," IEEE 2006 Custom Integrated Circuits Conference (CICC). 

  5. S. Rabii and B. A. Wooley, The Design of Low Voltage, Low Power Sigma-Delta Modulators. KAP, 1999. 

  6. D. Aksin, M. Al-Shyoukh, F. Maloberti , "A bootstrapped switch for precise sampling of inputs with signal range beyond supply voltage," IEEE 2005 Custom Integrated Circuits Conference (CICC). 

  7. B. Razavi, Design of Analog CMOS Integrated Circuits. New York: McGraw-Hill, 2001. 

  8. J. Crols and M. Steyaert, "Switched-opamp: An approach to realize full CMOS switched -capacitor filters at very low power supply," IEEE J. Solid-State Circuits, vol. 29, pp. 936- 942, Aug. 1994. 

    상세보기 crossref

  9. R. Gregorian, Introduction to CMOS op-amps and comparators. NewYork : John Wiley & Sons, Inc., 1999. 

  10. MAXIM, "Histogram Testing Determines DNL and INL Errors" 

  11. MAXIM, "INL/DNL Measurements for High- Speed Analog-to-Digital Converters(ADCs)" 

  12. W. Kester, The Data Conversion Handbook, Analog Devices, Inc., 2005, pp. 303-316. 

  13. R. J. Baker, W. L. Harry and E. B. David, CMOS Circuit Design, Layout, and Simulation, NY: IEEE Press, 1997. 

  14. J. Roh, S. Byun, Y. Choi, H. Roh, Y. Kim, and J. Kwon, "A 0.9-V 60-W 1-Bit Fourth-Order Delta-Sigma Modulator With 83-dB Dynamic Range," IEEE J. Solid-State Circuits, vol. 43, No. 2, pp. 361- 370, Feb. 2008. 

    상세보기 crossref

  15. V. Peluso, M. Steyaert, and W. Sansen, "The Design of Low Voltage, Low Power Sigma-Delta Modulators," IEEE J. Solid-State Circuits, vol. 32, No. 7, pp. 943- 952, Jul. 1997. 

    상세보기 crossref

  16. J. Liang, D.A. Johns, "A Frequency-Scalable 15-bit Incremental ADC for Low Power Sensor Applications", IEEE International Symposium on Circuits and Systems, May 30th -- Jun. 2nd, 2010, Paris, France, pp. 2418-2421 

저자의 다른 논문 :

LOADING...

관련 콘텐츠

저작권 관리 안내
섹션별 컨텐츠 바로가기

AI-Helper ※ AI-Helper는 오픈소스 모델을 사용합니다.

AI-Helper 아이콘
AI-Helper
안녕하세요, AI-Helper입니다. 좌측 "선택된 텍스트"에서 텍스트를 선택하여 요약, 번역, 용어설명을 실행하세요.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.

선택된 텍스트

맨위로