최소 단어 이상 선택하여야 합니다.
최대 10 단어까지만 선택 가능합니다.
다음과 같은 기능을 한번의 로그인으로 사용 할 수 있습니다.
NTIS 바로가기한국정보통신학회논문지 = Journal of the Korea Institute of Information and Communication Engineering, v.16 no.1, 2012년, pp.127 - 132
In this paper, the edge effects of proposed structure in active region for high voltage in shallow trench isolation for very large integrated MOSFET were simulated. Shallow trench isolation (STI) is a key process component in CMOS technologies because it provides electrical isolation between transis...
* AI 자동 식별 결과로 적합하지 않은 문장이 있을 수 있으니, 이용에 유의하시기 바랍니다.
핵심어 | 질문 | 논문에서 추출한 답변 |
---|---|---|
더 많은 정보를 더욱 빠르게 처리할 수 있는 능력을 가진 반도체 소자를 위해 필요한 것은 무엇인가? | 현대 사회의급격한 정보화와 통신화는 문자, 음성 및 영상 등을 복합적으로 이용하고, 대화형으로 교환하기 위하여 더 많은 정보를 더욱 빠르게 처리할 수 있는 능력을 가진 반도체 소자를 요구하고 있다. 이를 위해 이런 시스템의 성능향상이 필수적이며, 그 핵심부품인 트랜지스터의 초고속화, 초고집적화 및 초절전화가 요구되고 있다. 트랜지스터의 게이트 절연막으로서 열산화 방법으로 성장한 산화막을 사용한 MOSFET 소자가 처음 도입된 이래 40여년간, 반도체 소자의 집적도는 SSI(100개 이하), MSI(102~103), LSI(103~104), VLSI(105~107), ULSI (>107 칩당 트랜지스터 개수) 시대로 발전을 해 왔다. | |
소자의 게이트 길이를 축소하면 어떤 현상이 발생하는가? | 이를 위해서 소자와 소자를 격리 시키는 격리 공정 발달이 초고집적도에 중요한 관건이 되었으며, 반도체소자크기의 축소화가 고밀도와 소자 속도를 향상시키기 위해 필요하다. 소자의 게이트 길이를 축소하면, 소스와 드레인 사이에서 발생하는 누설전류가 증가하는 단채널 효과가 발생한다. 이러한 단채널 효과로 인해 최소 게이트 길이(Lmin)는 게이트 절연막의 두께(Tox)와 소스/드레인의 접합깊이(Xj)에 비례 관계로 발전을 하였다. | |
C-MOS 기술에서 중요한공정 요소는 무엇인가? | 즉 절연막의 두께를 줄여야하는 초고집적화의 MOSFET 소자를 제작할 수 있다. 소스/드레인 얕은접합 형성을 위해서 소자와 소자 사이의 얕은 접합 격리는 트랜지스터 사이에서 전기적 격리를 하기 때문에 C-MOS 기술에서 중요한공정 요소이다. 비록 얕은접합 격리구조가 수동적인 전기적 기능 일지라도, 소자의 크기가 감소됨에 따라서, 트랜지스터 특성에서 얕은 접합 격리의 영향은 크게 나타난다. |
A. Asenov et al "Simulation of Statistical Aspects of Charge Trapping and Related Degradation in Bulk MOSFETs in the Presence of Random Discrete Dopants" IEEE Trans. on ED, Vol. 57, No. 4, pp. 795-803, April 2010
Jiying Xue et al. "A Framework for Layout-Dependent STI Stress Analysis and Stress-Aware Circuit Optimization" IEEE Trans. ED on Very Large Scale Integration (VLSI) Systems pp. 1-13, 2011
Andrew B. Kahng., et al "Exploiting STI Stress for Performance" 2007 IEEE IEDM, pp. 83-90, Dec., 2007
Chen-Yu Hsieh, et al "Distinguishing Between STI Stress and Delta Width in Gate Direct Tunneling Current of n-MOSFETs" IEEE ED Letters, Vol. 30, No. 5, pp. 529-531, May, 2009
V. C. Su et al "Shallow-Trench-Isolation(STI)- Induced Mechanical-Stress-Related Kink- Effect Behaviors of 40-nm PD SOI NMOS Device" IEEE Trans. on Electron Devices, Vol. 55, No. 6, pp. 1588-1562, June 2008
*원문 PDF 파일 및 링크정보가 존재하지 않을 경우 KISTI DDS 시스템에서 제공하는 원문복사서비스를 사용할 수 있습니다.
Free Access. 출판사/학술단체 등이 허락한 무료 공개 사이트를 통해 자유로운 이용이 가능한 논문
※ AI-Helper는 부적절한 답변을 할 수 있습니다.