최소 단어 이상 선택하여야 합니다.
최대 10 단어까지만 선택 가능합니다.
다음과 같은 기능을 한번의 로그인으로 사용 할 수 있습니다.
NTIS 바로가기한국정보전자통신기술학회논문지 = Journal of Korea institute of information, electronics, and communication technology, v.5 no.3, 2012년, pp.164 - 168
정지원 (해양대학교)
LDPC decoder architectures are generally classified into serial, parallel and partially parallel architectures. Conventional method of LDPC decoding in general give rise to a large number of computation operations, mass power consumption, and decoding delay. It is necessary to reduce the iteration n...
* AI 자동 식별 결과로 적합하지 않은 문장이 있을 수 있으니, 이용에 유의하시기 바랍니다.
핵심어 | 질문 | 논문에서 추출한 답변 |
---|---|---|
HSS 방식을 적용한 복호기의 구조는 어떤 부분으로 나눌 수 있는가? | HSS 방식을 적용한 복호기의 구조를 보면 크게 메모리 부분과 CNU 부분으로 나눌 수 있다. 특히 수신 데이터를 저장하는 메모리와 Sj 메모리에서 데이터를 읽어 올 때는 H 매트릭스에 따라 랜덤하 게 메모리 엑세스가 되어야 하기 때문에 이를 구 현할 수 있는 여러 인덱스들이 필요하다. | |
기존 LDPC 복호화 방식의 문제점은 무엇인가? | 둘째로는 복호 시 비트노드와 체크노드를 동시에 수행하는 알고리즘을 제시함으로써 고속화를 가능하게 한다. 기존의 LDPC 복호화 방식은 수신 데이터를 이용하여 체크노드의 값을 업데이트 한 후, 체크노드 값을 이용하여 비트노드의 값을 업데이트 함으로써 한번의 반복에 많은 시간이 걸리고, 복호 속도 저하의 원인이 된다.[1] 본 논문에서는 이를 위해 체크노드를 기반으로 하여 복호화 과정을 거치는 HSS 알고리즘에 대하여 연구하였다. | |
HSS 방 식을 적용한 LDPC 복호기가 BNU 계산을 위한 블록을 따로 만들지 않는 이유는 무엇인가? | HSS 방 식을 적용한 LDPC 복호기는 BNU 계산을 위한 블록을 따로 만들지 않는다. 그 이유는 CNU 블록 에서 나온 출력 값들을 바로 Sj 메모리에 업데이 트 시키기 때문에 BNU를 위한 연산만을 따로 하 지 않기 때문이다.이러한 구조를 적용하여 성능과 속도 향상을 위한 HSS 기반의 FPGA 구현을 위한 고속 LDPC 복호기의 구조는 그림 4와 같다. |
*원문 PDF 파일 및 링크정보가 존재하지 않을 경우 KISTI DDS 시스템에서 제공하는 원문복사서비스를 사용할 수 있습니다.
출판사/학술단체 등이 한시적으로 특별한 프로모션 또는 일정기간 경과 후 접근을 허용하여, 출판사/학술단체 등의 사이트에서 이용 가능한 논문
※ AI-Helper는 부적절한 답변을 할 수 있습니다.