[논문]80 V급 저전력 반도체 소자의 관한 연구

심관필; 안병섭; 강예환; 홍영성; 강이구

doi:10.4313/jkem.2013.26.3.190

80 V급 저전력 반도체 소자의 관한 연구
Design of 80 V Grade Low-power Semiconductor Device 원문보기

Power MOSFET and Power IGBT is develop in power savings, high efficiency, small size, high reliability, fast switching, low noise. Power MOSFET can be used high-speed switching transistors devices. Power MOSFET is devices the voltage-driven approach switching devices are design to handle on large power, power supplies, converters. In this paper, design the 80V MOSFET Planar Gate type, and design the Trench Gate type for realization of low on-resistance. For both structures, by comparing and analyzing the results of the simulation and characterization.

* AI 자동 식별 결과로 적합하지 않은 문장이 있을 수 있으니, 이용에 유의하시기 바랍니다.

문제 정의

본 연구에서는 80 V급 power MOSFET의 planar gate type 및 trench gate type의 소자를 설계하고 각각의 구조에 대해 simulation을 진행하였다.

제안 방법

이번 연구를 위하여 기본적인 구조의 MOSFET를 설계하였고, planer 구조를 완성한 후에 planer의 특성과 같은 항복전압과 작은 cell size의 낮은 온-상태 전압 강하를 갖는 구조의 trench gate MOSFET를 설계하였다. Planer 타입의 설계하기 위해서 항복전압을 위해서 항복전압의 가장 큰 영향을 주는 Epi 층의 크기와 Epi의 농도의 따른 시뮬레이션을 진행하여 항복전압과 온-상태 전압강하의 트레이드 오프관계를 확인하였고, P-base 의 크기와 농도의 따른 문턱전압 특성을 확인하였다.
Simulation은 Sysnopsys사에 T-CAD를 사용하였으며, 각 simulation은 항복 전압 및 온 저항 특성을 분석하였으며, 분석 결과를 바탕으로 고내압 · 저전력에 최적화된 power MOSFET를 설계하고자 하였다.
Trench gate type MOSFET의 설계는 planer gate type MOSFET의 특성인 항복전압과 문턱전압을 같게 설계하기 위해서 planer 타입의 BV와 Vth의 특성 파라미터를 같게 설계를 하였다.
다음 실험은 trench gate type MOSFET의 BV와 Vth를 조절하기 위해서 Epi 비저항 (resistivity)과 P-Base 농도를 변수로 하여 실험을 진행하였다.
2E15를 선택하여 다음 실험을 진행하였다. 다음 실험은 문턱전압을 결정하기 위해서 Epi dose 를 4.2E15로 고정 후 P-Base의 농도를 변환하여 진행을 하였다.
시뮬레이션을 통해서 80 V급 planer MOSFET와 trench MOSFET를 설계하여 비교 분석을 하였다. 드리프트 영역의 비저항에 따라서 드리프트 저항력으로 인하여 항복전압과 온-상태 전압 강하 간에 관계를 확인하였다. 비교 결과 planer 구조에서 항복전압과 문턱전압은 동일한 조건이고 cell size가 2 ㎛에서 1 ㎛로 50%가 감소했지만 온-상태 전압강하는 동일하게 나오는 것을 확인할 수 있었다.
문턱전압을 결정하기 위해서 다른 변수는 고정 후 P-Base 농도를 1.0E13∼3.0E13까지 변화시켜 실험을 진행하였다.
시뮬레이션을 통해서 80 V급 planer MOSFET와 trench MOSFET를 설계하여 비교 분석을 하였다. 드리프트 영역의 비저항에 따라서 드리프트 저항력으로 인하여 항복전압과 온-상태 전압 강하 간에 관계를 확인하였다.
실험 결과 planer type과 동일하게 비저항의 값이 커질수록 breakdown voltage가 증가하는 것을 확인하였고 본 실험을 통해서 planer type의 특성 파라미터를 같게 설계하기 위해서는 동일한 BV와 Vth를 선택하여 진행하였다.
위 실험을 통해 본연구의 목표인 80V급을 설계하기 위하여 시뮬레이션 오차를 20%로 선정하고 Epi dose는 4.2E15를 선택하여 다음 실험을 진행하였다. 다음 실험은 문턱전압을 결정하기 위해서 Epi dose 를 4.
그림 1은 planer gate MOSFET 구조와 trench gate MOSFET 구조를 나타내고 있다. 이번 연구를 위하여 기본적인 구조의 MOSFET를 설계하였고, planer 구조를 완성한 후에 planer의 특성과 같은 항복전압과 작은 cell size의 낮은 온-상태 전압 강하를 갖는 구조의 trench gate MOSFET를 설계하였다. Planer 타입의 설계하기 위해서 항복전압을 위해서 항복전압의 가장 큰 영향을 주는 Epi 층의 크기와 Epi의 농도의 따른 시뮬레이션을 진행하여 항복전압과 온-상태 전압강하의 트레이드 오프관계를 확인하였고, P-base 의 크기와 농도의 따른 문턱전압 특성을 확인하였다.
항복전압 및 기타 특성에 가장 큰 영향을 미치는 요소인 N-드리프트 영역의 농도는 MOSFET 소자의 Epi 층으로 내압을 정하는데 가장 중요한 영향을 미치는 부분이기 때문에 Epi의 농도에 따른 시뮬레이션을 실험해 보았다. 다음 그림은 Epi 농도를 4E15～6E15까지 변화에 따른 항복전압과 온 상태 전압강하를 알아보기 위한 실험이다.
항복전압을 결정하기 위해서 다른 변수는 고정 후 Epi 농도를 4.0E15∼6.0E15까지 변화시켜 실험을 진행하였다.

성능/효과

드리프트 영역의 비저항에 따라서 드리프트 저항력으로 인하여 항복전압과 온-상태 전압 강하 간에 관계를 확인하였다. 비교 결과 planer 구조에서 항복전압과 문턱전압은 동일한 조건이고 cell size가 2 ㎛에서 1 ㎛로 50%가 감소했지만 온-상태 전압강하는 동일하게 나오는 것을 확인할 수 있었다.
0E15까지 변화시켜 실험을 진행하였다. 실험 결과 그림 2와 같이 Epi 농도가 높아 짐에 따라 저항은 낮아지지만 항복전압 또한 낮아지는 현상을 확인할 수 있었다. 즉, Von drop과 breakdown voltage는 서로 트레이드 오프 관계를 확인할 수 있었다.
0E13까지 변화시켜 실험을 진행하였다. 실험 결과 그림 3과 같이 P-Base 농도가 높아짐에 따라 gate 밑 채널의 영향을 받아 문턱전압이 변화하는 것을 확인할 수 있었다.

핵심어

질문

논문에서 추출한 답변

Power MOSFET란?

Power MOSFET (metal oxide semiconductor field effect transistor)는 전압 구동 방식으로 동작하는 소자이며, 고전압, 고전류를 처리하기 위해 설계된 스위칭 디바이스로서 전원 공급 장치, 변환기 등에 널리 사용된다. 모터 구동에 사용되는 power MOSFET는 낮은 온 저항을 가지기 때문에 동작 상태에서 전력 전달 손실을 줄여줌으로써 효율을 높일 수 있으며, 결과적으로 저전력 구현을 가능하게 한다.

Power MOSFET은 어디에 사용되는가?

Power MOSFET (metal oxide semiconductor field effect transistor)는 전압 구동 방식으로 동작하는 소자이며, 고전압, 고전류를 처리하기 위해 설계된 스위칭 디바이스로서 전원 공급 장치, 변환기 등에 널리 사용된다. 모터 구동에 사용되는 power MOSFET는 낮은 온 저항을 가지기 때문에 동작 상태에서 전력 전달 손실을 줄여줌으로써 효율을 높일 수 있으며, 결과적으로 저전력 구현을 가능하게 한다.

planer gate MOSFET의 항복전압에 가장 큰 영향을 주는 것은 무엇인가?

이번 연구를 위하여 기본적인 구조의 MOSFET를 설계하였고, planer 구조를 완성한 후에 planer의 특성과 같은 항복전압과 작은 cell size의 낮은 온-상태 전압 강하를 갖는 구조의 trench gate MOSFET를 설계하였다. Planer 타입의 설계하기 위해서 항복전압을 위해서 항복전압의 가장 큰 영향을 주는 Epi 층의 크기와 Epi의 농도의 따른 시뮬레이션을 진행하여 항복전압과 온-상태 전압강하의 트레이드 오프관계를 확인하였고, P-base 의 크기와 농도의 따른 문턱전압 특성을 확인하였다.

내보내기 구분	파일저장 인쇄 메일전송
구성항목	기본정보 상세정보 관리번호, 논문명, 저널/프로시딩명, 저자 , 발행년, 권, 호, 시작페이지, 끝페이지, 발행기관 관리번호, 논문명, 대등논문명, 저자 , 저널/프로시딩명, 발행기관, 발행년, 발행언어, 권, 호, 시작페이지, 끝페이지, ISBN, ISSN, 주제분야, 키워드, 초록(한글), 초록(영문), 저자(소속기관)
저장형식	Text(ASCII format) Excel format RefWorks Direct Export RIS format (for Reference Manager, ProCite, EndNote), Scholar's Aids, Mendeley
메일정보	받는사람 (필수) @ 보내는사람 (선택) @ 제목 내용 KISTI 검색결과 이메일 서비스
안내	총 건의 자료가 검색되었습니다. 다운받으실 자료의 인덱스를 입력하세요. (1-10,000) 검색결과의 순서대로 최대 10,000건 까지 다운로드가 가능합니다. 데이타가 많을 경우 속도가 느려질 수 있습니다.(최대 2~3분 소요) 다운로드 파일은 UTF-8 형태로 저장됩니다. 파일의 내용이 제대로 보이지 않을실 때는 웹브라우저 상단의 보기 -> 인코딩 -> 자동선택 여부를 확인하십시오. ~ Text(ASCII format) Excel format

연합인증

80 V급 저전력 반도체 소자의 관한 연구
Design of 80 V Grade Low-power Semiconductor Device 원문보기

Abstract ▼ AI-Helper

주제어

AI 본문요약
AI-Helper

문제 정의

제안 방법

성능/효과

질의응답

참고문헌 (3)

이 논문을 인용한 문헌

저자의 다른 논문 :

관련 콘텐츠

원문 보기

원문 URL 링크

오픈액세스(OA) 유형

이 논문과 함께 이용한 콘텐츠

AI-Helper ※ AI-Helper는 오픈소스 모델을 사용합니다.

선택된 텍스트

연합인증

80 V급 저전력 반도체 소자의 관한 연구 Design of 80 V Grade Low-power Semiconductor Device 원문보기

Abstract ▼ AI-Helper

주제어

AI 본문요약 엑셀 다운로드 AI-Helper

문제 정의

제안 방법

성능/효과

질의응답

참고문헌 (3)

이 논문을 인용한 문헌

저자의 다른 논문 :

심관필 (1) 안병섭 (8) 홍영성 (3) 강이구 (99)

관련 콘텐츠

원문 보기

원문 URL 링크

오픈액세스(OA) 유형

이 논문과 함께 이용한 콘텐츠

AI-Helper ※ AI-Helper는 오픈소스 모델을 사용합니다.

선택된 텍스트

80 V급 저전력 반도체 소자의 관한 연구
Design of 80 V Grade Low-power Semiconductor Device 원문보기

AI 본문요약
AI-Helper