[논문]3차원 집적 회로 소자 특성

박용욱

doi:10.13067/jkiecs.2013.8.1.099

초록
AI-Helper

소형화된 고기능성 휴대용 전자기기의 수요 급증에 따라 기존에 사용되던 수평구조의 2차원 회로의 크기를 줄이는 것은, 전기 배선의 신호지연 증가로 한계에 도달했다. 이러한 문제를 해결하기 위해 회로들을 수직으로 적층한 뒤, 수평구조의 긴 신호배선을 짧은 수직 배선으로 만들어 신호지연을 최소화하는 3차원 집적 회로 적층기술이 새롭게 제안되었다. 본 연구에서는 차세대 반도체 소자의 회로 집적도를 비약적으로 증가시킬 수 있고, 현재 문제점으로 대두 되고 있는 선로의 증가, 소비전력, 소자의 소형화, 다기능 회로 문제를 동시에 해결 할 수 있는 3차원 구조를 갖는 회로소자에 대한 특성을 연구하였다.

Abstract ▼ AI-Helper

As a demand for the portable device requiring smaller size and better performance is in hike, reducing the size of conventionally used planar 2 dimensional integration circuit(IC) cannot be a solution for the enhancement of the semiconductor integration circuit technology due to an increase in RC de...

As a demand for the portable device requiring smaller size and better performance is in hike, reducing the size of conventionally used planar 2 dimensional integration circuit(IC) cannot be a solution for the enhancement of the semiconductor integration circuit technology due to an increase in RC delay among interconnects. To address this problem, a new technology of 3 dimensional integration circuit (3D-IC) has been developing. In this study, three-dimensional integrated device was investigated due to improve of reducing the size, interconnection problem, high system performance and functionality.

주제어

AI 본문요약
AI-Helper

문제 정의

본 연구에서는 차세대 반도체 소자의 회로 집적도를 비약적으로 증가시킬 수 있고, 현재 문제점으로 대두되고 있는 선로의 증가, 소비전력, 소자의 소형화, 다기능 회로 문제를 동시에 해결할 수 있는 3차원 구조를 갖는 회로소자에 대한 전기적 특성을 연구하였다.

제안 방법

본 연구에서 아날로그와 디지털 회로의 결합을 요구하는 로직, 메모리, 아날로그, RF/microwave등의 다기능성 및 고성능의 소자를 개발 할 수 있는 3차원 집적회로(3-dimensional integration) 소자 개발을 목표로 그림 1과 같은 구조를 갖는 인 플레인용 디바이스인 벌크 디바이스를 설계하기 위해 Si 기판 위에 MOS 구조를 갖는 단일의 회로를 설계하고 또한 아웃 플레인에 해당되는 아날로그회로를 구현하기 위한 소자를 설계하여 특성을 측정 분석하였다. 또한 디지털과 아날로그회로를 동시에 갖는 3차원 집적회로 소자의 주파수 특성 분석을 위해 설계 구조에 따른 소자의 주파수특성을 최적화하기 위해 HFSS(High Frequency Structure Simulator)를 사용하여 디지털 디바이스와 아날로그 디바이스가 최적을 구조를 가지도록 구조 시뮬레이션을 수행하였고 또한 디바이스를 제작하여 특성을 비교 분석하였다.
본 연구에서 아날로그와 디지털 회로의 결합을 요구하는 로직, 메모리, 아날로그, RF/microwave등의 다기능성 및 고성능의 소자를 개발 할 수 있는 3차원 집적회로(3-dimensional integration) 소자 개발을 목표로 그림 1과 같은 구조를 갖는 인 플레인용 디바이스인 벌크 디바이스를 설계하기 위해 Si 기판 위에 MOS 구조를 갖는 단일의 회로를 설계하고 또한 아웃 플레인에 해당되는 아날로그회로를 구현하기 위한 소자를 설계하여 특성을 측정 분석하였다. 또한 디지털과 아날로그회로를 동시에 갖는 3차원 집적회로 소자의 주파수 특성 분석을 위해 설계 구조에 따른 소자의 주파수특성을 최적화하기 위해 HFSS(High Frequency Structure Simulator)를 사용하여 디지털 디바이스와 아날로그 디바이스가 최적을 구조를 가지도록 구조 시뮬레이션을 수행하였고 또한 디바이스를 제작하여 특성을 비교 분석하였다.

대상 데이터

3장에서의 수행한 HFSS 회로 분석 결과를 바탕으로 디바이스의 실제적인 신호특성을 확인하기 위하여 그림 5와 같은 기본 구조를 갖는 3차원 소자를 제작하였다. 제작된 소자는 upper active area가 30㎛×30㎛×300㎛이고 lower excitation area가 30㎛×30㎛×300㎛이며 신호 전극 물질로는 300㎚의 두께를 갖는 Al를 사용하였다. 또한 각각의 upper active area, ground plane 및 lower excitation area을 분리하기 위해 SiO₂를 400㎚ 증착하여 각각의 전극을 격리하였고 자세한 구조는 그림 5에 표시하였다.

성능/효과

이것은 이상적인 조건의 simulation 결과와 실제 제작된 디바이스와는 많은 특성 차이가 나는 것을 알 수 있고 향후 더 정확한 특성을 예측할 수 있는 회로 구조 분석이 필요함을 보여준다. 그러나 실제 디바이스가 갖는 신호분리 특성은 simulation 결과와 비슷하여 경향성은 확인 할 수 있었다. 실제의 디바이스의 측정 결과에서 ground plane의 크기가 증가할수록 신호 분리 특성은 개선되고 있는데 ground plane의 크기가 120㎛×120㎛에서 가장 우수한 신호 분리 특성을 보여주며 ground plane이 존재하지 않은 구조에서는 삽입손실이 - 15dB로 신호 격리 특성이 가장 불량한 것을 알 수 있다.
그러나 실제 디바이스가 갖는 신호분리 특성은 simulation 결과와 비슷하여 경향성은 확인 할 수 있었다. 실제의 디바이스의 측정 결과에서 ground plane의 크기가 증가할수록 신호 분리 특성은 개선되고 있는데 ground plane의 크기가 120㎛×120㎛에서 가장 우수한 신호 분리 특성을 보여주며 ground plane이 존재하지 않은 구조에서는 삽입손실이 - 15dB로 신호 격리 특성이 가장 불량한 것을 알 수 있다. 향후 추가적인 연구에서 디바이스 크기에 따른 효율적인 접지면의 크기와 어떠한 성분이 신호 격리 특성에 최대의 영향을 미치며 어떠한 구조와 크기가 효율적인 접지면의 특성을 가지는지에 대한 보완적인 추가 연구가 필요한 것으로 생각된다.

후속연구

실제의 디바이스의 측정 결과에서 ground plane의 크기가 증가할수록 신호 분리 특성은 개선되고 있는데 ground plane의 크기가 120㎛×120㎛에서 가장 우수한 신호 분리 특성을 보여주며 ground plane이 존재하지 않은 구조에서는 삽입손실이 - 15dB로 신호 격리 특성이 가장 불량한 것을 알 수 있다. 향후 추가적인 연구에서 디바이스 크기에 따른 효율적인 접지면의 크기와 어떠한 성분이 신호 격리 특성에 최대의 영향을 미치며 어떠한 구조와 크기가 효율적인 접지면의 특성을 가지는지에 대한 보완적인 추가 연구가 필요한 것으로 생각된다.

질의응답

핵심어	질문	논문에서 추출한 답변
	3차원 집적회로는 어떻게 제조되는가?	고밀도의 집적회로를 갖는 인 플레인(in-plane)과 아웃 플레인(out-plane) 디바이스의 결합으로 제조되는 3차원 집적회로는 소자의 기능 개선과 소형화에 기여 할 수 있는 첨단의 반도체 소자 기술이다[9]. 3차원 집적회로 소자는 소자의 고집적도와 고성능의 회로 연결성과 저전력화, 그리고 최근 기능의 향상을 위해 필요한 온칩화(system-on chip) 개발에도 필요한 기술이다.
	3차원 집적 회로 적층기술이 개발된 이유는 어떤 문제를 해결하기 위함인가?	이러한 문제를 해결하기 위해 회로들을 수직으로 적층한 뒤, 수평구조의 긴 신호배선을 짧은 수직 배선으로 만들어 신호지연을 최소화하는 3차원 집적 회로 적층기술이 새롭게 제안되었다. 본 연구에서는 차세대 반도체 소자의 회로 집적도를 비약적으로 증가시킬 수 있고, 현재 문제점으로 대두 되고 있는 선로의 증가, 소비전력, 소자의 소형화, 다기능 회로 문제를 동시에 해결 할 수 있는 3차원 구조를 갖는 회로소자에 대한 특성을 연구하였다.
	3차원 집적회로란 어떤기술인가?	고밀도의 집적회로를 갖는 인 플레인(in-plane)과 아웃 플레인(out-plane) 디바이스의 결합으로 제조되는 3차원 집적회로는 소자의 기능 개선과 소형화에 기여 할 수 있는 첨단의 반도체 소자 기술이다[9]. 3차원 집적회로 소자는 소자의 고집적도와 고성능의 회로 연결성과 저전력화, 그리고 최근 기능의 향상을 위해 필요한 온칩화(system-on chip) 개발에도 필요한 기술이다.

참고문헌 (13)

J. W. Joyner, P. Z. Ha, and J. D. Meindl, "Global interconnect design in a thre edimensional system-on-a-chip", IEEE Trans. on VLSI Systems, vol. 12, 367, 2004.

상세보기
A. Rahman, S. Das, A. P. Chandrakasan, and R. Rei, "Wiring requirement and thre edimensional integration technology for field programmable gate arrays", IEEE Trans. on VLSI systems, 11, 44, 2003.

상세보기
L. Xue, C. C. Liu, H. S. Kim, S. Kim, and S. Tiwari, "Three-Dimensional Integration: Technology, Use, and Issues for Mixe d-Signal Applications", IEEE Trans. Electro n Devices, 50, 601, 2003.

상세보기
K. W. Guarini, C. F. Quate, and H. T. Soh, "Structure Suitable for a 3-V Operation Sector Erase Flash Memory", IEMD Tech. Dig., pp. 943-945. 2002.
K. Banerjee, S, J Souri, P. Kapur, and K. C Sar aswat, Proceedings of the IEEE, 89, 602, 2001.

상세보기
F. Niklaus, G. Stemme, J. Q. Lu, and R. J. Gutmann, "Adhesive wafer bonding", J. Micromech. Microeng., 11, 100, 2001.

상세보기
S. W. Seo, D. L. Geddes, and N. Jokerst, "3D Stacked Thin Film Photodetectors for Multispectral Applications", IEEE Photonics Technology Letters, 15, 578, 2003.

상세보기
P. Abele, J. Konle, D. Behammer, and K. B. Schad, "Wafer level integration of a 24 GHz and 34 GHz differential SiGe-MMIC oscillator with a loop antenna on a BCB membrane", IEEE MTT-S Digest, 1033, 2003.
고민호, 표승철, 박효달, "광대역 RF 전단부 구조에 관한 연구", 한국전자통신학회논문지, 4권, 3호, pp. 183-189, 2009.

원문보기 상세보기
최병상, "Pt 나노입자와 Hybrid Pt-SiO2 나노입자의 합성과 활용 및 입자박막 제어", 한국전자통신학회논문지, 4권, 4호, pp. 301-305, 2009.

원문보기 상세보기
이봉주, 신현용, "CVD로 제작된 SiO2 산화막의투습특성", 한국전자통신학회논문지, 5권, 1호, pp. 81-87, 2010.

원문보기 상세보기
채용웅, 윤광렬, "측면산화 프리크리닝의 최소화를 통한 DRAM의 데이터 유지시간 개선", 한국전자통신학회논문지,. 7권, 4호, pp. 833-837, 2012.

원문보기 상세보기
김주완, 구영덕, 배영철, "MEMS 소자에서의 비선형 현상", 한국전자통신학회논문지, 7권, 5호, pp. 1073-1078, 2012.

원문보기 상세보기

내보내기 구분	파일저장 인쇄 메일전송
구성항목	기본정보 상세정보 관리번호, 논문명, 저널/프로시딩명, 저자 , 발행년, 권, 호, 시작페이지, 끝페이지, 발행기관 관리번호, 논문명, 대등논문명, 저자 , 저널/프로시딩명, 발행기관, 발행년, 발행언어, 권, 호, 시작페이지, 끝페이지, ISBN, ISSN, 주제분야, 키워드, 초록(한글), 초록(영문), 저자(소속기관)
저장형식	Text(ASCII format) Excel format RefWorks Direct Export RIS format (for Reference Manager, ProCite, EndNote), Scholar's Aids, Mendeley
메일정보	받는사람 (필수) @ 보내는사람 (선택) @ 제목 내용 KISTI 검색결과 이메일 서비스
안내	총 건의 자료가 검색되었습니다. 다운받으실 자료의 인덱스를 입력하세요. (1-10,000) 검색결과의 순서대로 최대 10,000건 까지 다운로드가 가능합니다. 데이타가 많을 경우 속도가 느려질 수 있습니다.(최대 2~3분 소요) 다운로드 파일은 UTF-8 형태로 저장됩니다. 파일의 내용이 제대로 보이지 않을실 때는 웹브라우저 상단의 보기 -> 인코딩 -> 자동선택 여부를 확인하십시오. ~ Text(ASCII format) Excel format

연합인증

3차원 집적 회로 소자 특성
Characteristics of 3-Dimensional Integration Circuit Device 원문보기

초록
AI-Helper

Abstract ▼ AI-Helper

주제어

AI 본문요약
AI-Helper

문제 정의

제안 방법

대상 데이터

성능/효과

후속연구

질의응답

참고문헌 (13)

이 논문을 인용한 문헌

저자의 다른 논문 :

관련 콘텐츠

원문 보기

원문 URL 링크

오픈액세스(OA) 유형

연관된 기능

이 논문과 함께 이용한 콘텐츠

AI-Helper ※ AI-Helper는 오픈소스 모델을 사용합니다.

선택된 텍스트

연합인증

3차원 집적 회로 소자 특성 Characteristics of 3-Dimensional Integration Circuit Device 원문보기

초록 용어보기논문에서 용어와 풀이말을 자동 추출한 결과로, 시범 서비스 중입니다. AI-Helper

Abstract ▼ AI-Helper

주제어

AI 본문요약 엑셀 다운로드 AI-Helper

문제 정의

제안 방법

대상 데이터

성능/효과

후속연구

질의응답

참고문헌 (13)

이 논문을 인용한 문헌

저자의 다른 논문 :

박용욱 (58)

관련 콘텐츠

원문 보기

원문 URL 링크

오픈액세스(OA) 유형

연관된 기능

이 논문과 함께 이용한 콘텐츠

AI-Helper ※ AI-Helper는 오픈소스 모델을 사용합니다.

선택된 텍스트

3차원 집적 회로 소자 특성
Characteristics of 3-Dimensional Integration Circuit Device 원문보기

초록
AI-Helper

AI 본문요약
AI-Helper