코어 내부 구성요소와 L2 캐쉬의 배치 관계에 따른 멀티코어 프로세서의 온도 분석 Analysis on the Temperature of Multi-core Processors according to Placement of Functional Units and L2 Cache원문보기
멀티코어 프로세서는 여러 개의 코어가 하나의 칩에 배치됨에 따라 전력 밀도가 상승하여 높은 발열이 발생한다. 이러한 발열 문제를 해결하기 위해서 최근까지 다양한 연구가 진행되고 있다. 마이크로프로세서의 온도 감소를 위한 기법으로는 기계적 냉각 기법, 동적 온도 관리 기법 등이 있지만 이러한 기법들은 추가적인 냉각 비용이 발생하거나 성능의 저하가 발생한다. 플로어플랜기법은 추가적인 냉각비용이 발생하지 않으며, 성능저하가 거의 발생하지 않는다는 장점을 지닌다. 본 논문에서는 멀티코어 프로세서의 특정 구성요소의 발열 문제를 해결하기 위해 코어 내부 구성요소와 L2 캐쉬의 다양한 플로어플랜을 활용하고자 한다. 실험 결과, 코어의 뜨거운 구성요소를 L2 캐쉬와 인접하게 배치할 경우 칩의 온도 감소에 매우 효과적임을 알 수 있다. 코어를 캐쉬 상단-가운데 배치하는 기본 플로어플랜과 비교하여, 코어를 중앙에 배치하고 뜨거운 구성요소를 L2 캐쉬와 인접하게 배치하는 플로어플랜의 경우에는 $8.04^{\circ}C$, 코어를 외곽에 배치하고 뜨거운 구성요소를 L2 캐쉬와 인접하게 배치하는 플로어플랜의 경우에는 $8.05^{\circ}C$의 최고온도 감소 효과를 보임을 알 수 있다.
멀티코어 프로세서는 여러 개의 코어가 하나의 칩에 배치됨에 따라 전력 밀도가 상승하여 높은 발열이 발생한다. 이러한 발열 문제를 해결하기 위해서 최근까지 다양한 연구가 진행되고 있다. 마이크로프로세서의 온도 감소를 위한 기법으로는 기계적 냉각 기법, 동적 온도 관리 기법 등이 있지만 이러한 기법들은 추가적인 냉각 비용이 발생하거나 성능의 저하가 발생한다. 플로어플랜기법은 추가적인 냉각비용이 발생하지 않으며, 성능저하가 거의 발생하지 않는다는 장점을 지닌다. 본 논문에서는 멀티코어 프로세서의 특정 구성요소의 발열 문제를 해결하기 위해 코어 내부 구성요소와 L2 캐쉬의 다양한 플로어플랜을 활용하고자 한다. 실험 결과, 코어의 뜨거운 구성요소를 L2 캐쉬와 인접하게 배치할 경우 칩의 온도 감소에 매우 효과적임을 알 수 있다. 코어를 캐쉬 상단-가운데 배치하는 기본 플로어플랜과 비교하여, 코어를 중앙에 배치하고 뜨거운 구성요소를 L2 캐쉬와 인접하게 배치하는 플로어플랜의 경우에는 $8.04^{\circ}C$, 코어를 외곽에 배치하고 뜨거운 구성요소를 L2 캐쉬와 인접하게 배치하는 플로어플랜의 경우에는 $8.05^{\circ}C$의 최고온도 감소 효과를 보임을 알 수 있다.
As cores in multi-core processors are integrated in a single chip, power density increased considerably, resulting in high temperature. For this reason, many research groups have focused on the techniques to solve thermal problems. In general, the approaches using mechanical cooling system or DTM(Dy...
As cores in multi-core processors are integrated in a single chip, power density increased considerably, resulting in high temperature. For this reason, many research groups have focused on the techniques to solve thermal problems. In general, the approaches using mechanical cooling system or DTM(Dynamic Thermal Management) have been used to reduce the temperature in the microprocessors. However, existing approaches cannot solve thermal problems due to high cost and performance degradation. However, floorplan scheme does not require extra cooling cost and performance degradation. In this paper, we propose the diverse floorplan schemes in order to alleviate the thermal problem caused by the hottest unit in multi-core processors. Simulation results show that the peak temperature can be reduced efficiently when the hottest unit is located near to L2 cache. Compared to baseline floorplan, the peak temperature of core-central and core-edge are decreased by $8.04^{\circ}C$, $8.05^{\circ}C$ on average, respectively.
As cores in multi-core processors are integrated in a single chip, power density increased considerably, resulting in high temperature. For this reason, many research groups have focused on the techniques to solve thermal problems. In general, the approaches using mechanical cooling system or DTM(Dynamic Thermal Management) have been used to reduce the temperature in the microprocessors. However, existing approaches cannot solve thermal problems due to high cost and performance degradation. However, floorplan scheme does not require extra cooling cost and performance degradation. In this paper, we propose the diverse floorplan schemes in order to alleviate the thermal problem caused by the hottest unit in multi-core processors. Simulation results show that the peak temperature can be reduced efficiently when the hottest unit is located near to L2 cache. Compared to baseline floorplan, the peak temperature of core-central and core-edge are decreased by $8.04^{\circ}C$, $8.05^{\circ}C$ on average, respectively.
* AI 자동 식별 결과로 적합하지 않은 문장이 있을 수 있으니, 이용에 유의하시기 바랍니다.
문제 정의
하지만, 본 논문에서는, 플로어플랜의 대상이 되는 IntReg의 위치변경을 위해서 구성요소의 플로어플랜을 그대로 유지하고 상, 하, 좌, 우로 대칭 시켜 IntReg가 다른 코어에 인접하게 배치되지 않도록 플로어플랜 하였다. 또한, 이전 실험[13]에서는 코어 단위로 구성된 블록의 평균 온도를 측정한 뒤 플로어플랜을 변경하였지만, 본 논문에서는 각 구성요소의 세부온도를 측정하여 보다 상세하게 온도변화를 분석하고자 한다. 실험에서 사용된 플로어플랜은 다음과 같다.
본 논문에서는 멀티코어 프로세서에서 특정 구성요소의 온도 감소를 위해 다양한 플로어플랜을 적용하여 플로어플랜에 따른 구성요소의 온도 변화를 상세하게 분석하였다. 총 4가지의 플로어플랜을 실험한 결과 L2 캐쉬를 코어의 뜨거운 구성요소에 인접하게 배치할 경우 온도 감소 효과가 매우 뛰어남을 알 수 있었고, 코어의 위치 또한 서로 집중시키는 것보단 분산시키는 것이 온도 감소에 효과적임을 알 수 있었다.
본 논문에서는 멀티코어 프로세서에서 플로어플랜의 구성에 따른 구성요소의 온도변화를 자세히 분석하기 위해서 4개의 레이어를 구성하여 실험하였다. 실험에서 사용된 코어의 구성요소들은 플로어플랜의 변화 없이 코어 단위로 구성하여 하나의 블록으로 구분하여 플로어플랜을 구성하였다.
본 논문에서는 특정 구성요소의 온도감소를 위한 플로어플랜을 제안하였다. 제안된 플로어플랜에 따른 각 구성요소의 온도를 상세하게 측정하고 분석하기 위해 다음과 같은 실험환경을 구성하였다.
이러한 이유로 본 논문에서는 기계적 냉각 기법과 동적 온도 관리 기법이 아닌 프로세서의 성능에 적은 영향을 미치면서 최대 온도를 감소시키는 플로어플랜 기법에 초점을 맞췄다. 본 논문에서는 플로어플랜 기법을 활용하여 작업 처리에 영향이 없는 마이크로프로세서의 온도 감소 기법을 제안하고자 한다.
74℃로 플로어플랜 (b)와 비슷한 온도를 보인다. 본 논문에서는 플로어플랜에 따른 각 구성요소의 온도를 자세히 분석하기 위해 각 플로어플랜의 온도그래프를 구하였다. 아래 그림은 기본 플로어플랜에 따른 각 구성요소의 온도분포이다.
제안 방법
이처럼 싱글코어 프로세서의 동작 주파수의 증가는 더 이상 마이크로프로세서의 성능향상에 이점이 되지 못하였다. 따라서 마이크로프로세서 설계자들은 하나의 코어만을 사용하는 기존의 싱글코어 프로세서에서 2개 이상의 다수의 코어를 사용하는 멀티코어 프로세서를 제안하였다. 멀티코어 프로세서는 다수의 코어를 활용하기 때문에 기존의 싱글코어 프로세서보다 낮은 주파수로 도 높은 성능을 보이며 전력밀도의 분산으로 인해 칩의 발열 문제를 해결할 수 있다.
이처럼 코어를 사각형으로 배치할 경우 코어에서 가장 뜨거운 구성요소인 IntReg에서 높은 발열이 발생할 것으로 예상된다. 따라서 본 논문에서는 IntReg의 온도 감소를 위해 IntReg의 위치를 변경시켜 플로어플랜 하였다.
실험에서 사용된 프로세서의 구성 변수는 표 1에서 보이는 바와 같다. 마지막으로 각 플로어플랜에 따른 구성요소의 온도분포를 측정하기 위해서 온도 시뮬레이션이 가능한 Hotspot 5.0[7]을 사용하여 온도 분포를 측정하였다.
그림 1은 실험에서 사용된 Alpha 21264(EV6)의 플로어 플랜(L2 캐쉬 제외)이다[14]. 본 실험에서는 코어의 구성요소는 아래의 플로어플랜으로 고정하여 실험하며 코어에서 가장 뜨거운 구성요소인 IntReg의 위치를 변경하기 위해서 코어를 블록단위로 지정하고 상, 하, 좌, 우로 대칭 시켜 IntReg의 위치를 변경시킨다.
이처럼 플로어플랜 기법은 구성요소의 배치를 활용하여 성능의 저하 없이 프로세서의 온도를 감소시키는 효과가 있다. 이러한 이유로 본 논문에서는 기계적 냉각 기법과 동적 온도 관리 기법이 아닌 프로세서의 성능에 적은 영향을 미치면서 최대 온도를 감소시키는 플로어플랜 기법에 초점을 맞췄다. 본 논문에서는 플로어플랜 기법을 활용하여 작업 처리에 영향이 없는 마이크로프로세서의 온도 감소 기법을 제안하고자 한다.
mcf는 동일한 조건으로 실험 하는 경우 다른 벤치마크 프로그램들보다 높은 온도를 보이기 때문에 플로어플랜에 따른 온도 분포를 보다 쉽게 파악할 수 있다. 이를 증명하기 위한 기초실험으로써 벤치마크별 구성요소의 최고온도를 조사하였다(실수형 벤치마크 4개, 정수형 벤치마크 4개). 그림 4는 벤치마크별 구성요소의 최고온도이다.
본 논문에서 특정 구성요소의 온도감소를 위해 제안하는 플로어플랜은 위와 같다. 제안하는 3가지의 플로어플랜은 코어의 위치를 칩의 중앙에 배치하거나 칩의 외곽에 배치하여 특정 구성요소의 온도를 감소시킨다. 먼저 첫 번째 플로어플랜인 그림 3 (a)는 코어를 칩의 중앙에 배치한 후 코어에서 가장 뜨거운 구성요소인 IntReg의 방향을 바깥으로 향하게 배치한다.
위의 그림 7은 저온도 플로어플랜 (a)에 대한 온도 분포이다. 플로어플랜 (a)는 칩에서 가장 뜨거운 구성요소인 IntReg의 온도를 감소시키기 위해 코어의 위치를 중앙으로 배치하고 코어에서 가장 뜨거운 구성요소인 IntReg를 상대적으로 낮은 온도를 보이는 L2 캐쉬와 인접하게 배치하여 L2 캐쉬의 냉각 효과를 활용하도록 플로어플랜 하였다. 그림 7의 경우 가장 뜨거운 구성요소는 LdStQ으로 91.
그림 9는 저온도 플로어플랜 (c)에 대한 온도 분포이다. 플로어플랜 (c)는 가장 뜨거운 구성요소인 IntReg의 온도 감소를 위해 칩의 외곽에 배치하였고, 공기와 접촉하여 온도 감소 효과를 활용하고자 하였다. 하지만 실험 결과 IntReg에서 104.
IntReg의 위치를 변경하지 않을 경우 IntReg가 다른 코어에 인접하게 배치되기 때문에 온도 감소에 효과가 떨어진다. 하지만, 본 논문에서는, 플로어플랜의 대상이 되는 IntReg의 위치변경을 위해서 구성요소의 플로어플랜을 그대로 유지하고 상, 하, 좌, 우로 대칭 시켜 IntReg가 다른 코어에 인접하게 배치되지 않도록 플로어플랜 하였다. 또한, 이전 실험[13]에서는 코어 단위로 구성된 블록의 평균 온도를 측정한 뒤 플로어플랜을 변경하였지만, 본 논문에서는 각 구성요소의 세부온도를 측정하여 보다 상세하게 온도변화를 분석하고자 한다.
대상 데이터
본 논문에서는 멀티코어 프로세서에서 플로어플랜의 구성에 따른 구성요소의 온도변화를 자세히 분석하기 위해서 4개의 레이어를 구성하여 실험하였다. 실험에서 사용된 코어의 구성요소들은 플로어플랜의 변화 없이 코어 단위로 구성하여 하나의 블록으로 구분하여 플로어플랜을 구성하였다. 기존의 연구[12]에서는 정수형 레지스터(그림 1에서 IntReg)의 위치를 상, 하, 좌, 우로 대칭 시키지 않고 단순하게 코어의 위치만을 변경하여 실험하였다.
기본 플로어플랜은 4개의 코어(L2 캐쉬 포함)를 사각형으로 배치하였다. 이 구조는 Alpha 21264(EV6)를 플로어플랜의 변화 없이 배치하였다. 코어의 오른쪽 윗부분(대각선 줄)은 코어에서 가장 뜨거운 구성요소인 IntReg이다.
이론/모형
프로세서의 내부를 구성하는 코어와 L2 캐쉬의 특성을 상세하게 분석하기 위해 SimpleScalar[15] 시뮬레이터를 사용하였고, 프로세서에서 소모되는 소모 전력을 각 구성요소별로 측정하기 위해 Wattch[6]를 사용하였다. 실험에서 사용된 프로세서의 구성 변수는 표 1에서 보이는 바와 같다.
성능/효과
또한, 코어를 중앙으로 밀집시킨 플로어플랜 (a)보다 코어를 분산시킨 플로어플랜 (b)에서 보다 높은 온도 감소 효과를 확인하였다. 그리고 칩의 구성요소는 공기와 접촉하였을 경우 냉각 효과가 높지 않음을 확인하였다.
77℃로 LdStQ보다 낮은 온도를 보인다. 따라서 플로어플랜 (a)는 기존의 플로어플랜과 비교하여 칩의 온도를 크게 감소시키며 특정 구성요소의 온도 감소 효과가 있음을 확인할 수 있다.
총 4가지의 플로어플랜을 실험한 결과 L2 캐쉬를 코어의 뜨거운 구성요소에 인접하게 배치할 경우 온도 감소 효과가 매우 뛰어남을 알 수 있었고, 코어의 위치 또한 서로 집중시키는 것보단 분산시키는 것이 온도 감소에 효과적임을 알 수 있었다. 마지막으로 코어의 뜨거운 구성요소를 L2 캐쉬가 아닌 공기와 접촉시켰을 경우에는 냉각 효과가 미미함을 알 수 있었다. 기본 플로어플랜과 비교하여 플로어플랜 (a)는 최고온도가 8.
본 논문에서는 멀티코어 프로세서에서 특정 구성요소의 온도 감소를 위해 다양한 플로어플랜을 적용하여 플로어플랜에 따른 구성요소의 온도 변화를 상세하게 분석하였다. 총 4가지의 플로어플랜을 실험한 결과 L2 캐쉬를 코어의 뜨거운 구성요소에 인접하게 배치할 경우 온도 감소 효과가 매우 뛰어남을 알 수 있었고, 코어의 위치 또한 서로 집중시키는 것보단 분산시키는 것이 온도 감소에 효과적임을 알 수 있었다. 마지막으로 코어의 뜨거운 구성요소를 L2 캐쉬가 아닌 공기와 접촉시켰을 경우에는 냉각 효과가 미미함을 알 수 있었다.
플로어플랜 (c)는 가장 뜨거운 구성요소인 IntReg의 온도 감소를 위해 칩의 외곽에 배치하였고, 공기와 접촉하여 온도 감소 효과를 활용하고자 하였다. 하지만 실험 결과 IntReg에서 104.13℃의 온도를 보이며 기본 플로어플랜 구조보다 높은 온도가 발생하였다. 이러한 이유는 공기에 접촉시킨 구성요소는 온도 감소 효과가 미미하고 L2 캐쉬에 의한 냉각 효과를 전혀 받지 못하기 때문이다.
후속연구
멀티코어 프로세서를 위한 저온도 플로어플랜은 멀티코어 프로세서의 문제점인 발열 문제를 해결하기 위한 하나의 대안이 될 수 있다. 본 논문에서 분석한 멀티코어 프로세서를 위한 저온도 플로어플랜의 결과를 잘 활용한다면 최신의 마이크로프로세서를 보다 효율적으로 설계할 수 있고, 발열 문제로 인한 냉각 비용을 크게 감소함으로써 제품 설계 시 경쟁력을 높일 것으로 기대된다.
질의응답
핵심어
질문
논문에서 추출한 답변
기계적 냉각 기법, 동적 온도 관리 기법의 단점은?
이러한 발열 문제를 해결하기 위해서 최근까지 다양한 연구가 진행되고 있다. 마이크로프로세서의 온도 감소를 위한 기법으로는 기계적 냉각 기법, 동적 온도 관리 기법 등이 있지만 이러한 기법들은 추가적인 냉각 비용이 발생하거나 성능의 저하가 발생한다. 플로어플랜기법은 추가적인 냉각비용이 발생하지 않으며, 성능저하가 거의 발생하지 않는다는 장점을 지닌다.
멀티코어 프로세서의 발열 발생 이유는?
멀티코어 프로세서는 여러 개의 코어가 하나의 칩에 배치됨에 따라 전력 밀도가 상승하여 높은 발열이 발생한다. 이러한 발열 문제를 해결하기 위해서 최근까지 다양한 연구가 진행되고 있다.
발열 문제을 해결하기 위한 기법중 '추가적인 냉각비용이 발생하지 않으며, 성능저하가 거의 발생하지 않는다는 장점'을 갖는 기법은?
마이크로프로세서의 온도 감소를 위한 기법으로는 기계적 냉각 기법, 동적 온도 관리 기법 등이 있지만 이러한 기법들은 추가적인 냉각 비용이 발생하거나 성능의 저하가 발생한다. 플로어플랜기법은 추가적인 냉각비용이 발생하지 않으며, 성능저하가 거의 발생하지 않는다는 장점을 지닌다. 본 논문에서는 멀티코어 프로세서의 특정 구성요소의 발열 문제를 해결하기 위해 코어 내부 구성요소와 L2 캐쉬의 다양한 플로어플랜을 활용하고자 한다.
참고문헌 (18)
P. Dadvar, and K. Skadron, "Potential thermal security risks," In Proceedings of the IEEE/ASME Semiconductor Thermal Measurement, Modeling, and Management Symposium (SEMI-THERM), pp. 229.234, San Jose, USA, March. 2005.
J. H. Choi, "Thermal Management for Multi-core Processor and Prototyping Thermal-aware Task Scheduler," Journal of KIISE : Computer Systems and Theory, Vol.35, No.7.8, pp.354-360, Aug. 2008.
Z. Zhijun, L. R. Hoover, and A. L. Phillips, "Advanced thermal architecture for cooling of high power electronics," Components and Packaging Technologies, IEEE Transactions on, Vol. 25, No. 4, pp. 629-634, Dec. 2002.
L. Benini, G. De Micheli, E. Macii, M. Poncino, and R. Scarsi, "Symbolic synthesis of clock-gating logic for power optimization of synchronous controllers," In Transactions on Design Automation of Electronic Systems (TODAES), Vol. 4, Issue. 4, pp. 351-375, Oct. 1999.
P. Falkenstern, Y. Xie, Y. W. Chang, and Y. Wang, "Three-Dimensional Integrated Circuits (3D IC) Floorplan and Power/Ground Network Co-synthesis," In Proceeding of Design Automation Conference (ASP-DAC), pp.169-174, Taipei, Taiwan, Jan. 2010.
A. Gupta, N. D. Dutt, F. J. Kurdahi, K. S. Khouri, and M. S. Abadir "STEFAL: A System Level Temperature- and Floorplan-Aware Leakage Power Estimator for SoCs," In Proceeding of VLSI Design held jointly with 6th International Conference on Embedded Systems, pp.559-564, Bangalore, India, Jan. 2007.
P. N. Guo, C. K. Cheng, and T. Yoshimura, "An 0-Tree representation of non-slicing floorplan and its applications," In Proceeding of Design Automation Conference(DAC), pp.268-273, New Orleans, USA, June. 1999.
C. H. Tsai, and S. M. Kang, "Cell-Level Placement for Improving Substrate Thermal Distribution," IEEE Tram. On Computer.-Aided Des, Vol. 19, No. 2, pp. 253-266, Feb. 2000.
K. W. Lee, T. Nakamura, T. Ono, Y. Yamada, T. S. Nakatake, H. Murata, K. Fujiyoshi, and Y. Kajitani, "Module placement on BSG-structure and IC layout applications," In Proceedings of IEEE/ACM ICCAD, pp.484-491, San Jose, USA, Nov. 1996.
H. Murata, and E. S. Kuh, "Sequence Pair Based Placement Method for Hard/Soft/Pre-placed Modules," In Proceeding of International Symposium on Physical Design(ISPD), pp.167-172, Monterey, California, USA, April. 1998.
Microarchitectural Floorplanning for Thermal Management: A Technical Report, available at http://www.cs.virginia.edu/-techrep/CS-2005-08.pdf
D. O. Son, J. W. Ahn, J. H. Park, J. M. Kim, and C. H. Kim, "Analysis on the Temperature of 3D Multi-core Processors according to Vertical Placement of Core and L2 Cache," Journal of The Korea Society of Computer and Information, Vol. 16, No. 6, pp. 1-10, June. 2011.
Coskun A.K, Kahng A.B, and Rosing T.S, "Temperature- and Cost-Aware Design of 3D Multiprocessor Architectures," In Proceedings of 12th Euromicro conference on Digital System Design, Architectures, Methods and Tools, pp.183-190, Patras, Greece, Aug. 2009.
R. E. Kessler, E. J. McLellan, and D. A. Webb, "The Alpha 21264 Microprocessor Architecture," In Proceedings of the ICCD '98, pp.90-95, Austin, USA, Aug. 2002.
D. C. Burger, and T. M. Austin, "The SimpleScalar tool set, version 2.0," ACM SIGARCH CAN, Vol. 25, No. 3, pp. 13-25, Jun. 1997.
D. Brooks, V. Tiwari, andM. Martonosi, "Wattch: a framework for architectural-level power analysis and optimizations," in Proceedings of the 27th International Symposium on Computer Architecture, pp.83-94, Vancouver, Canada, Jun. 2000.
W. Huang, M. R. Stan, K. Skadron, K. Sankaranarayanan and S. Ghosh, "HotSpot: A Compact Thermal Modeling Method for CMOS VLSI Systems," IEEE Transactions on VLSI Systems, Vol 14, No 5, pp. 501-513, May. 2006.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.