선택한 단어 수는 입니다.
최소 단어 이상 선택하여야 합니다.
최소 단어 이상 선택하여야 합니다.
선택한 단어 수는 30입니다.
최대 10 단어까지만 선택 가능합니다.
최대 10 단어까지만 선택 가능합니다.
문제 정의
- 본 논문에서는 Ku-대역 고출력 반도체 전력 증폭기를 PCB를 이용하여 입/출력단 정합 회로를 설계하여 저비용으로 제작을 하고, 실험 결과를 얻은 것에 대해 기술하였다.
제안 방법
- 40 V의 드레인 전압과 —2.48 V의 게이트 전압을 갖는 Class AB 바이어스 조건에서 전력 증폭기를 구동시켰다.
- 605 Ω이다. ADS 소스/로드-풀 시뮬레이션에서 얻은 결과를 바탕으로 Ansoft사의 High Frequency Structure Simulation(HFSS)을 통해 본딩 와이어 효과를 포함하여 그림 2와 같이 입/출력단 정합 회로를 설계하였다.
- 앞에서 ADS 시뮬레이션 코드를 통해 얻어낸 소스 및 로드 임피던스와 완전히 동일하지는 않지만, ADS 시뮬레이션 코드에서 얻은 임피던스 점과 최대한 근처에 위치하게 설계하였다. HFSS 시뮬레이션에서 얻은 입/출력단 임피던스 결과를 s2p 파일로 추출하여 ADS 시뮬레이션 코드에 심어서 출력 전력, 전력 이득 및 드레인 효율을 예측해 보았다. 그림 4와 같이 Ku-대역 14.
- 고주파 대역에서는 스터브의 라인 폭 및 길이에 따른 임피던스의 변화가 매우 민감하고, 설령 시뮬레이션과 동일하게 설계를 하여 제작을 하더라도 본딩 와이어 길이 및 PCB 제작 시 생기는 오차로 인해 임피던스가 틀어질 가능성이 있기 때문에 입/출력 정합 회로 기판 제작 시 튜닝 패드를 만들어서 측정 시 임피던스 변화를 측정할수 있도록 제작을 하였다. 위에서 언급한 발생 가능한 오차들 중에서 실제 전력 증폭기를 제작할 때 제작 오차가 발생할 확률이 가장 큰 본딩 와이어 길이에 따른 영향을 HFSS 시뮬레이션 코드를 이용하여 분석해 보았다.
- 전력 증폭기에 사용된 캐리어는 GaN bare die에서 발생하는 열을 효과적으로 배출하기 위해 15:85 % 비율로 합금된 CuW로 제작되었으며, GaN bare die의 유테틱 본딩을 위해 소프트 금도금 처리를 하였다. 그리고 GaN bare die는 90:10 % 비율로 합금된 AuSn을 이용하여 캐리어에 유테틱 본딩을 하였고, GaN bare chip과 마이크로스트립 라인을 연결하기 위해 1 mil의 직경을 가지는 금와 이어를 이용하여 와이어 본딩 작업을 하였다. 그림 1에서 보듯이 게이트단과 드레인단에 각각 4개의 패드가 있고, 각 패드에 2개씩 와이어 본딩을 하여 총 8개를 연결하였다.
- 5인 TACONIC사 RF35A2이며, 기판 두께는 10 mils 기판을 사용하여 제작하였다. 그리고 마이크로스트립 라인 폭과 길이를 변화시킬 수 있는 튜닝 패드를 설계하여 제작하였다. 전력 증폭기에 사용된 캐리어는 GaN bare die에서 발생하는 열을 효과적으로 배출하기 위해 15:85 % 비율로 합금된 CuW로 제작되었으며, GaN bare die의 유테틱 본딩을 위해 소프트 금도금 처리를 하였다.
- 1mm 씩 증가할 때마다 위상이 약 6°씩 증가하는 경향을 확인하였다. 그리하여 입/출력단 정합 회로를 제작하기에 앞서 시뮬레이션을 통해 튜닝 패드를 이용하여 임피던스가 어떻게 변화하는지 경향을 파악한 후 실제 전력 증폭기를 제작한다. 그림 7이 실제 제작된 전력 증폭기이다.
- 본딩 와이어 길이에서 오차 발생 확률이 가장 큰 이유는 GaN bare chip에서 마이크로스트립 라인으로 본딩 와이어를 연결할 때, 수동으로 연결을 해야 하기 때문에 아무리 정확하게 맞춘다고 하여도 시뮬레이션에서 설계한 길이와 차이가 날 수 있기 때문이다. 그리하여 직경이 1 mil인 본딩 와이어를 길이에 따른 임피던스 변화를 시뮬레이션 코드를 통해 살펴보았다.
- 그림 5와 같이 본딩 와이어 기준점을 설계하여 임의의 정합 회로에서의 임피던스 점을 확인하고, 기준보다 0.1 mm 씩 변화를 주어가며 임피던스가 어떻게 변화하는지 살펴보았다. 그림 6에서 확인할 수 있듯이, 본딩 와이어가 0.
- 본 연구에서는 GaN bare die를 이용하여 Ku-대역 전력증폭기를 설계 및 제작하였다. 전력 증폭기 측정은 펄스 모드와 CW 모드에서 측정을 하였다.
- 설계는 Agilent Advanced Design System(ADS)와 Ansoft 사의 High Frequency Structure Simulation(HFSS)을 병행적으로 사용하여 진행하였다. 우선, 소자의 바이어스 조건과 설계 주파수 대역에서 입/출력단 최적의 임피던스를 찾기 위해 Cree사에서 제공해 준 비선형 모델과 ADS 시뮬레이션 코드를 이용하여 소스/로드-풀 시뮬레이션을 수행하였다.
- 설계는 Agilent Advanced Design System(ADS)와 Ansoft 사의 High Frequency Structure Simulation(HFSS)을 병행적으로 사용하여 진행하였다. 우선, 소자의 바이어스 조건과 설계 주파수 대역에서 입/출력단 최적의 임피던스를 찾기 위해 Cree사에서 제공해 준 비선형 모델과 ADS 시뮬레이션 코드를 이용하여 소스/로드-풀 시뮬레이션을 수행하였다. 15 GHz에서 드레인 전압 40 V, 바이어스 전류가 180 mA일 때의 최적의 소스 임피던스는 0.
- 고주파 대역에서는 스터브의 라인 폭 및 길이에 따른 임피던스의 변화가 매우 민감하고, 설령 시뮬레이션과 동일하게 설계를 하여 제작을 하더라도 본딩 와이어 길이 및 PCB 제작 시 생기는 오차로 인해 임피던스가 틀어질 가능성이 있기 때문에 입/출력 정합 회로 기판 제작 시 튜닝 패드를 만들어서 측정 시 임피던스 변화를 측정할수 있도록 제작을 하였다. 위에서 언급한 발생 가능한 오차들 중에서 실제 전력 증폭기를 제작할 때 제작 오차가 발생할 확률이 가장 큰 본딩 와이어 길이에 따른 영향을 HFSS 시뮬레이션 코드를 이용하여 분석해 보았다. 본딩 와이어 길이에서 오차 발생 확률이 가장 큰 이유는 GaN bare chip에서 마이크로스트립 라인으로 본딩 와이어를 연결할 때, 수동으로 연결을 해야 하기 때문에 아무리 정확하게 맞춘다고 하여도 시뮬레이션에서 설계한 길이와 차이가 날 수 있기 때문이다.
- 본 연구에서는 GaN bare die를 이용하여 Ku-대역 전력증폭기를 설계 및 제작하였다. 전력 증폭기 측정은 펄스 모드와 CW 모드에서 측정을 하였다. 펄스 모드에서 측정한 결과로는 14.
- 그리고 마이크로스트립 라인 폭과 길이를 변화시킬 수 있는 튜닝 패드를 설계하여 제작하였다. 전력 증폭기에 사용된 캐리어는 GaN bare die에서 발생하는 열을 효과적으로 배출하기 위해 15:85 % 비율로 합금된 CuW로 제작되었으며, GaN bare die의 유테틱 본딩을 위해 소프트 금도금 처리를 하였다. 그리고 GaN bare die는 90:10 % 비율로 합금된 AuSn을 이용하여 캐리어에 유테틱 본딩을 하였고, GaN bare chip과 마이크로스트립 라인을 연결하기 위해 1 mil의 직경을 가지는 금와 이어를 이용하여 와이어 본딩 작업을 하였다.
- 표 2는 14.8 GHz에서 펄스 duty cycle을 0.01 %, 0.1 %, 1 % , 4 %로 가변시켜 가며 전력 증폭기의 특성을 확인하였다. 이 때, 펄스폭은 10 us로 고정을 시킨 상태에서 duty 가변을 하였다.
대상 데이터
- Ku-대역 전력 증폭기 설계를 위하여 Cree사 25 W급 CGHV1J025D GaN HEMT die를 선정하였다. 그림 1은 본 논문에 사용되어진 GaN HEMT die의 사진을 나타낸다.
- 48 V의 게이트 전압을 갖는 Class AB 바이어스 조건에서 전력 증폭기를 구동시켰다. 전력 증폭기 측정에 사용한 입력 신호는 펄스폭 10 us, 듀티 사이클 0.01 % 펄스 신호를 사용하였다. 그림 9에서 확인할 수 있듯이, 주파수 14.
- 그림 7이 실제 제작된 전력 증폭기이다. 제작된 입/출력단 정합 회로 기판은 유전율 3.5인 TACONIC사 RF35A2이며, 기판 두께는 10 mils 기판을 사용하여 제작하였다. 그리고 마이크로스트립 라인 폭과 길이를 변화시킬 수 있는 튜닝 패드를 설계하여 제작하였다.
성능/효과
- 제작된 전력 증폭기의 주파수 응답 특성은 그림 9에 나타내었다. 14.7 GHz에서 15.1 GHz의 대역에서 40 dBm 이상의 출력 전력, 4 dB 이상의 전력 이득과 23 % 이상의 드레인의 효율을 얻었다.
- 9 dB 선형 이득을 얻었다. CW 모드에서는 39.8 dBm의 출력 전력, 24.1 %의 드레인 효율 및 7.2 dB의 선형 이득을 확인하였다. 펄스 모드와 CW 모드에서 동작을 시킬 때 성능의 차이가 있는데, CW 모드에서 성능의 저하가 최소화 되도록 cooling system 측면의 연구가 필요하다.
- 바이어스 조건은 펄스 측정 때와 모두 동일하게 세팅하여 측정을 하였다. Ku-대역 전력 증폭기 CW 측정 결과로는 39.8 dBm의 출력 전력, 24.1 %의 드레인 효율과 7.2 dB 선형 이득을 얻을 수 있었다. 앞의 펄스 모드에서 얻은 출력 전력보다 CW 모드에서 2.
- HFSS 시뮬레이션에서 얻은 입/출력단 임피던스 결과를 s2p 파일로 추출하여 ADS 시뮬레이션 코드에 심어서 출력 전력, 전력 이득 및 드레인 효율을 예측해 보았다. 그림 4와 같이 Ku-대역 14.8 GHz에서 42.9 dBm 출력 전력, 5.9 dB 전력 이득 및 43.2 %의 드레인 효율을 얻을 수 있었다.
- 2 dB 선형 이득을 얻을 수 있었다. 앞의 펄스 모드에서 얻은 출력 전력보다 CW 모드에서 2.8 dB 낮은 출력 전력을 얻었는데, 이는 GaN bare die에서 발생하는 열로 인해 펄스 모드에서 동작시보다 특성이 저하되는 현상을 확인하였다. 그림 11은 14.
- 1 GHz 대역에서의 출력 전력, 전력 이득 및 드레인 효율 특성을 보여준다. 최대 40 dBm의 출력 전력과 4 dB 전력 이득 및 24% 드레인 효율을 얻었다. 펄스 모드에서 동작시보다 열적인 문제로 인해 확연하게 특성이 저하되는 현상을 확인하였다.
- 최대 40 dBm의 출력 전력과 4 dB 전력 이득 및 24% 드레인 효율을 얻었다. 펄스 모드에서 동작시보다 열적인 문제로 인해 확연하게 특성이 저하되는 현상을 확인하였다.
- 전력 증폭기 측정은 펄스 모드와 CW 모드에서 측정을 하였다. 펄스 모드에서 측정한 결과로는 14.8 GHz에서 42.6 dBm의 출력 전력, 37.7 %드레인 효율 및 7.9 dB 선형 이득을 얻었다. CW 모드에서는 39.
후속연구
- 펄스 모드와 CW 모드에서 동작을 시킬 때 성능의 차이가 있는데, CW 모드에서 성능의 저하가 최소화 되도록 cooling system 측면의 연구가 필요하다. 그리고 소자를 병렬적으로 배치하여 보다 높은 출력을 얻을 수 있도록 입/출력단 정합 회로 설계 및 제작에 관한 연구가 지속적으로 이루어져야 할 것으로 여겨진다.
- 2 dB의 선형 이득을 확인하였다. 펄스 모드와 CW 모드에서 동작을 시킬 때 성능의 차이가 있는데, CW 모드에서 성능의 저하가 최소화 되도록 cooling system 측면의 연구가 필요하다. 그리고 소자를 병렬적으로 배치하여 보다 높은 출력을 얻을 수 있도록 입/출력단 정합 회로 설계 및 제작에 관한 연구가 지속적으로 이루어져야 할 것으로 여겨진다.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.