선택한 단어 수는 입니다.
최소 단어 이상 선택하여야 합니다.
최소 단어 이상 선택하여야 합니다.
선택한 단어 수는 30입니다.
최대 10 단어까지만 선택 가능합니다.
최대 10 단어까지만 선택 가능합니다.
문제 정의
- 본 연구에서는 SERTA 공정을 적용하여 여러 실험조건으로 다결정 Si 박막을 제조하고 다결정 박막의 결정성, 표면특성, 잔류 금속량, 미세구조 등을 분석하였다. 또한 이러한 박막을 이용하여 우수한 전기적 특성을 보이는 다결정 Si TFT를 제작하고자 하였다. SERTA 방법에 의해 제조된 다결정 Si 박막은 향후 대면적 AMOLED 스위칭소자의 적용에 적합할 것으로 기대되어진다.
- 17)차후 소자제작을 함에 있어 정확한 gate oxide deposition 과 소스/드레인 영역의 절연이 필요하며 이로부터 보다 정확한 parameter들을 구해 낼 수 있을 것이다. 본 연구에서는 silicide-enhanced crystallization과 RTA를 혼합하여 금속 함량이 적고 결정성이 우수한 다결정 Si 박막을 제조할 수 있었다. 이는 대면적 상용화 기술로 유용할 것으로 기대된다.
제안 방법
- 결정화정도에 대한 이해를 위하여 Raman spectroscopy 분석을 실시하였다. 480/cm에서 나타나는 비정질에 해당하는 피크와 520/cm에서 나타나는 결정질에 해당하는 피크를 확인하였다. 결정화 된 박막의 표면 굴곡 상태를 관찰하기 위하여 atomic force microscopy(AFM)을 이용하였다.
- 이와 같은 motivation을 가지고 구성하게 된 SERTA 공정은 seed층의 a-Si으로 5 nm 정도의 얇은 박막을 증착한 후 VIC 공정을 통해 결정화를 진행하고 상부층 a-Si 박막을 45~50 nm 증착을 하게 된다. 5 nm 정도의 아주 얇은 a-Si 박막에 잔존할 수 있는 Ni 금속의 양은 제한적이기 때문에 전체 a-Si 박막 내에 존재하는 금속의 양을 제어하고 결정립의 크기를 키우므로써 기존의 VIC 공정에서의 단점과 RTA 공정의 단점을 개선하였다.
- 50 nm 두께의 a-Si 박막을 two-zone furnace를 이용하여 샘플 쪽 furnace는 557 °C, source쪽 furnace는 530 °C 를 유지하며 시편별로 각각 1시간, 5시간을 N2 flow 분위기에서 결정화하였다.
- 박막 내부 잔류 금속의 정량적 조성 분석을 위해 이차 이온 질량 분석법(secondary ion mass spectrometry, SIMS)을 시행하였다. 7.5 keV의 운동 에너지를 가지는 일차 이온빔 조건으로 고체 시료 표면에 충돌시켜, 고체 표면이나 내부의 원자들을 이온화 상태로 sputtering 한후, 생성된 이차이온을 analyzer에 통과시켜 에너지와 질량에 따라 분리하여 검출하는 방법으로 분석을 진행하였다. SIMS는 CAMECA IMS-6f Magnetic Sector SIMS 장비를 사용하여 분석하였다.
- 게이트 패턴의 완성과 액티브층의 소스/드레인 영역 부위가 노출된 상태를 만든 후 Ion implant 방법을 사용하여 도핑을 진행하였다. P-type 도핑을 위해 B2H6 가스를 이용하여 20 kV로 에너지를 가하여 dose량 1015/cm2이상의 이온주입을 실시하였다. 도핑 후 주입된 이온의 활성화를 위해 RTA 장비에서 600 °C, 10분 열처리를 진행하였다.
- RTA는 730 °C에서 5분의 열처리 조건을 이용하였고, VIC공정은 557 °C에서 5시간이었으며, NiCl2 소스 공급은 30분으로 하였다.
- VIC공정에서 어닐링시간은 557 °C에서 5시간이며, NiCl2 소스 공급을 30분으로 하였고, RTA는 730 °C에서 5분의 열처리 조건을 이용하였다.
- 증착된 SiO2층 상부에 게이트 금속으로 Mo을 magnetron sputtering 방법을 이용하여 200 nm 두께로 증착하였다. 게이트 패턴을 위한 포토리소그래피 공정을 통해 형성 시킨 후 Mo는 Mo etchant(HNO3:H2SO4:H2O = 1:1:5)를 사용하여 에칭하였고 buffered oxide etchant(BOE)를 사용하여 gate insulator 부위를 에칭한 후 게이트 패턴에 대한 PR strip 공정을 실시하여 게이트 패턴 공정을 완성하였다.
- 게이트 패턴의 완성과 액티브층의 소스/드레인 영역 부위가 노출된 상태를 만든 후 Ion implant 방법을 사용하여 도핑을 진행하였다. P-type 도핑을 위해 B2H6 가스를 이용하여 20 kV로 에너지를 가하여 dose량 1015/cm2이상의 이온주입을 실시하였다.
- RTA는 730 °C에서 5분의 열처리 조건을 이용하였고, VIC공정은 557 °C에서 5시간이었으며, NiCl2 소스 공급은 30분으로 하였다. 결정립과 결정립계를 선명하게 관찰하기 위해서 두 샘플은 각각 Si defect etchant 용액 (CrO3:49%HF:H2O = 0.75:1:100)으로 2분간 선택적 에칭을 하였다. RTA 박막은 에칭된 부분이 매우 많고 결정립이 매우 작다.
- 02 g으로 계산하여 투입하였고 결정화 과정 중에 계속 공급되었다. 결정질 Si 의 피크를 기준으로 상대적인 피크세기를 확인하기 위하여 normalization하여 나타내었다. 그림에서 보듯이 분석에 사용된 50 nm의 박막과 그 아래층인 500 nm SiO2산화막이 충분히 두껍지 못하여, Si wafer 기판으로 침투한 laser에 의한 결정질 Si 피크가 520/cm 부근에서 강하게 나타났으므로, 결정질 Si 피크의 크기를 기준으로 비교를 하였다.
- 75:1:100)으로 선택적 에칭을 실시한 후 FE-SEM을 이용하여 표면에 대한 grain morphology 특성 분석을 실시하였다. 결정화정도에 대한 이해를 위하여 Raman spectroscopy 분석을 실시하였다. 480/cm에서 나타나는 비정질에 해당하는 피크와 520/cm에서 나타나는 결정질에 해당하는 피크를 확인하였다.
- 층간절연막(interlayer dielectrics, ILD)은 PECVD 장비에서 SiH4와 N2O가스를 이용하여 300 nm 두께의 SiO2층을 증착하였다. 그리고 도핑된 소스 / 드레인 영역과 게이트 금속층과 금속 배선층 연결을 위한 contact hole 공정을 위한 포토리소그래피 공정을 진행한 후 BOE 를 이용하여 contact hole에 있는 층간절연막을 제거하였다. Contact hole을 완성한 후 금속 배선층 형성을 위해 magnetron sputtering 방법을 이용하여 300 nm 두께의 Al을 증착하였다.
- 결정질 Si 의 피크를 기준으로 상대적인 피크세기를 확인하기 위하여 normalization하여 나타내었다. 그림에서 보듯이 분석에 사용된 50 nm의 박막과 그 아래층인 500 nm SiO2산화막이 충분히 두껍지 못하여, Si wafer 기판으로 침투한 laser에 의한 결정질 Si 피크가 520/cm 부근에서 강하게 나타났으므로, 결정질 Si 피크의 크기를 기준으로 비교를 하였다.
- 다결정 Si 박막의 결정립 성장, 미세구조를 관찰하기 위하여 Si defect etchant 용액(CrO3:49%HF:H2O = 0.75:1:100)으로 선택적 에칭을 실시한 후 FE-SEM을 이용하여 표면에 대한 grain morphology 특성 분석을 실시하였다. 결정화정도에 대한 이해를 위하여 Raman spectroscopy 분석을 실시하였다.
- 도핑 후 주입된 이온의 활성화를 위해 RTA 장비에서 600 °C, 10분 열처리를 진행하였다.
- 참고로 557 °C에서 VIC 공정을 거친 다결정 Si 박막내의 Ni 농도분포도 같이 RTA는 730 °C에서 5분간 수행하였다. 변수로는 seed층을 총 5시간 어닐링하면서 NiCl2 공급시간을 30분과 5시간으로 조절하였다. 비교를 위해 같은 50 nm 두께의 a-Si박막을 VIC공정만 거친 다결정 Si 박막 내의 Ni 농도분포도 같이 실었다.
- 본 실험실에서는 금속의 농도를 줄이기 위해 금속을 직접 증착하는 대신에 solution 증착이나 vapor 공급으로 금속 농도를 조절하려고 시도했었다.7,11,14,15) Vapor를 공급하여 결정화시키는 VIC법을 이용하여 결정입자 크기 증대시키고 TFT 특성을 개선시키는 연구가 꾸준히 이루어져 왔다.
- 본 연구에서는 NiSi2가 함유된 아주 얇은 다결정 Si 박막을 seed layer로 활용하여 그 위에 a-Si 박막을 증착하고 RTA 공정으로 짧은 시간에 epitaxial crystallization 방법으로 다결정 실리콘 박막을 제작하였다(SERTA 공정). seed layer는 얇은 a-Si 박막을 VIC공정으로 제조하여 결정립이 매우 크다.
- 본 연구에서는 SERTA 공정을 적용하여 여러 실험조건으로 다결정 Si 박막을 제조하고 다결정 박막의 결정성, 표면특성, 잔류 금속량, 미세구조 등을 분석하였다. 또한 이러한 박막을 이용하여 우수한 전기적 특성을 보이는 다결정 Si TFT를 제작하고자 하였다.
- 소스와 드레인 간의 드레인 전압(Vds)은 −0.1 V, −3 V, −5 V 조건들을 이용하였으며, 게이트와 소스 간의 게이트 전압(Vgs)은 5~30 V까지 변화시키면서 측정하였다.
- 열처리 후 시편을 100 °C의 H2So4:H2O2=1:1 용액에 10분간 끓인 후 2 % HF 용액을 이용하여 표면 잔류 불순물 및 산화막을 제거한 후 관찰하였다.
- 13-15) 특히, Yang et al.은 VIC공정으로 결정립이 큰 다결정 얇은 실리콘 박막을 제조한 후 이를 seed 층으로 활용하여 그 위에 증착된 a-Si박막을 RTA로 빨리 결정화 시키는 silicide-enhanced RTA(SERTA)공정을 개발하였다.16) 이 경우 Ni 금속의 함량은 VIC 공정에서 제조되는 seed layer에 포함되고 이때 nickel silicide 형태로 Si seed layer에 소량 존재하게 된다.
- 참고로 557 °C에서 VIC 공정을 거친 다결정 Si 박막내의 Ni 농도분포도 같이 RTA는 730 °C에서 5분간 수행하였다.
- 포토리소그래피 공정을 이용하여 PR 패턴을 형성시킨 후 Al etchant를 사용하여 에칭함으로써 TFT 패턴 형성을 위한 모든 공정을 마무리하였으며, 소스/드레인 영역과 금속 배선으로 형성된 Al 막에 대한 contact 저항 감소와 금속 배선에 대한 열처리를 위해 10 % H2/N2분위기의 튜브 furnace에서 400 °C에서 30분 동안 열처리를 마지막 공정으로 진행하면서 TFT를 완성하였다.
대상 데이터
- Gate insulator를 증착하기 전에 액티브 층인 다결정 Si 표면에 존재하는 자연 산화막을 제거 후 tetraethyl orthosilicate(TEOS)와 O2를 이용한 PECVD 방법으로 증착된 100 nm SiO2층을 증착하여 gate insulator로 사용하였다. 증착된 SiO2층 상부에 게이트 금속으로 Mo을 magnetron sputtering 방법을 이용하여 200 nm 두께로 증착하였다.
- 본 실험에서 사용한 a-Si 박막은 SiO2열산화막 500 nm가 증착된 Si(100) wafer기판 위에 증착하였다. a-Si 증착은 hot-wire CVD(HWCV) 장비를 사용하였고, 20 % 실레인 혼합가스를 흘려 공정압력은 10 mtorr 조건, 유량은 20 sccm, 기판온도 200 ºC 조건에서 증착하였다.
- 변수로는 seed층을 총 5시간 어닐링하면서 NiCl2 공급시간을 30분과 5시간으로 조절하였다. 비교를 위해 같은 50 nm 두께의 a-Si박막을 VIC공정만 거친 다결정 Si 박막 내의 Ni 농도분포도 같이 실었다. VIC 공정만 거친 다결정 Si 박막 내의 Ni 농도는 매우 높으나, SERTA 공정을 거친 박막에서는 Ni 농도가 백분의 1 정도로 크게 낮아졌음을 알 수 있다.
- 상부층인 50 nm 두께의 a-Si 박막은 RTA 공정을 이용하여 결정화 하였다. RTA 열처리 전에 rotary pump로 챔버 내부를 진공 상태로 만든 후 Ar 가스를 흘려 Ar 분위기를 만들었으며, 초기 진공도는 6 × 10−2Torr를 유지하였다.
- 50 nm 두께의 a-Si 박막을 two-zone furnace를 이용하여 샘플 쪽 furnace는 557 °C, source쪽 furnace는 530 °C 를 유지하며 시편별로 각각 1시간, 5시간을 N2 flow 분위기에서 결정화하였다. 실험에 사용된 NiCl2 소스의 양은 시간당 0.02 g으로 계산하여 투입하였고 결정화 과정 중에 계속 공급되었다. 결정질 Si 의 피크를 기준으로 상대적인 피크세기를 확인하기 위하여 normalization하여 나타내었다.
- 도핑 후 주입된 이온의 활성화를 위해 RTA 장비에서 600 °C, 10분 열처리를 진행하였다. 층간절연막(interlayer dielectrics, ILD)은 PECVD 장비에서 SiH4와 N2O가스를 이용하여 300 nm 두께의 SiO2층을 증착하였다. 그리고 도핑된 소스 / 드레인 영역과 게이트 금속층과 금속 배선층 연결을 위한 contact hole 공정을 위한 포토리소그래피 공정을 진행한 후 BOE 를 이용하여 contact hole에 있는 층간절연막을 제거하였다.
이론/모형
- Poly-Si TFT 소자의 특성 분석은 HP 4145B par ameter analyzer를 이용하였다. 소스와 드레인 간의 드레인 전압(Vds)은 −0.
- 5 keV의 운동 에너지를 가지는 일차 이온빔 조건으로 고체 시료 표면에 충돌시켜, 고체 표면이나 내부의 원자들을 이온화 상태로 sputtering 한후, 생성된 이차이온을 analyzer에 통과시켜 에너지와 질량에 따라 분리하여 검출하는 방법으로 분석을 진행하였다. SIMS는 CAMECA IMS-6f Magnetic Sector SIMS 장비를 사용하여 분석하였다.
- 480/cm에서 나타나는 비정질에 해당하는 피크와 520/cm에서 나타나는 결정질에 해당하는 피크를 확인하였다. 결정화 된 박막의 표면 굴곡 상태를 관찰하기 위하여 atomic force microscopy(AFM)을 이용하였다. 열처리 후 시편을 100 °C의 H2So4:H2O2=1:1 용액에 10분간 끓인 후 2 % HF 용액을 이용하여 표면 잔류 불순물 및 산화막을 제거한 후 관찰하였다.
- 박막 내부 잔류 금속의 정량적 조성 분석을 위해 이차 이온 질량 분석법(secondary ion mass spectrometry, SIMS)을 시행하였다. 7.
성능/효과
- 5시간 VIC 공정을 거쳐도 파수 500~510/cm 에서 거의 변화가 없음을 알 수 있다. 1시간 및 5시간 기상유도결정화를 진행한 샘플의 Si 피크 하부 폭이 거의 유사한 것으로 보아, 주어진 조건에서 결정화에 있어 5시간이면 포화된 결정화라고 판단하게 되었다. 하지만 단결정에서는 파수 500~510/cm에서 Raman shift가 없고 Si 피크의 하부 폭이 매우 좁은 것으로 보아, VIC 공정을 거친 다결정 박막은 완전히 결정화되었지만 결정성 면에서는 단결정 보다는 떨어짐을 확인할 수 있다.
- SERTA 공정을 통하여 VIC공정으로 제조된 다결정 Si 박막보다 백분의 1 이상 낮은 Ni 잔류 금속량을 가지는 박막을 형성할 수 있었으며, 이는 소자 제작에 있어 TFT 소자의 우수한 전기적 특성을 가져올 것이라 보여진다. Raman spectroscopy 분석을 통해 보여진 우수한 결정성의 박막을 제작할 수 있었으며, SEM 이미지를 통해 VIC로 제조된 다결정 박막의 메세구조와 비슷한 morphology 형태를 띠면서도 견고하고 크기가 큰 결정립을 가지는 박막을 확인할 수 있었다. AFM을 통해 확인한 표면상태는 대체로 flat 하여 roughness가 소자적용에 있어 양호하다고 평가되어진다.
- SERTA 공정에 의해 만들어진 다결정 Si 박막은 Raman spectroscopy 분석에서 기존의 VIC나 RTA 보다 결정성이 좋은 것을 확인할 수 있었다. 그리고 기존의 VIC공정에서는 Ni 잔류금속의 농도가 1 × 1020/cm3 이상었으나, SERTA 공정으로 결정화 시킨 다결정 Si 박막에서는 잔류금속의 농도가 약 백분의 1 정도로 감소한 1 × 1018/ cm3이었다.
- /V·s로 비 레이저 방법으로 제조된 다결정 SI TFT 중에는 최고의 값을 보여주고었다. SERTA 공정으로 제조된 다결정 Si 박막은 Ni 농도가 낮고, 결정립이 크고, 결정성이 우수하여 이러한 우수한 특성이 나타났다. 따라서 SERTA 공정은 차세대 디스플레이 산업에 기여할 수 있는 높은 경쟁력의 양산화 가능한 결정화 기술이 될 것으로 기대된다.
- SERTA 공정을 통하여 VIC공정으로 제조된 다결정 Si 박막보다 백분의 1 이상 낮은 Ni 잔류 금속량을 가지는 박막을 형성할 수 있었으며, 이는 소자 제작에 있어 TFT 소자의 우수한 전기적 특성을 가져올 것이라 보여진다. Raman spectroscopy 분석을 통해 보여진 우수한 결정성의 박막을 제작할 수 있었으며, SEM 이미지를 통해 VIC로 제조된 다결정 박막의 메세구조와 비슷한 morphology 형태를 띠면서도 견고하고 크기가 큰 결정립을 가지는 박막을 확인할 수 있었다.
- 이는 소자 제작에서 100 nm 정도 증착한 TEOS-based SiO2gate oxide 이 문제가 생긴 것이거나, gate oxide 에칭과정에서의 over etching으로 인한 것으로 보여진다. 따라서 게이트 전압을 점점 인가할 때, 드레인 전류의 on current가 saturation되지 않고 꾸준히 증가하는 양상을 보였다. 본 결과에서는 게이트 전류크기를 무시할 수 있는 게이트 전압인 9.
- 이를 통해 금속을 이용하는 결정화 공정에서 SERTA 공정은 다결정 Si 박막에 잔류하는 금속의 양을 제어할 수 있는 효율적인 공정이라 판단하였다. 또한 완성된 다결정 Si 박막의 AFM 분석을 통해서 SERTA 공정에 의해 만들어진 박막의 표면상태가 roughness RMS값 0.614 nm의 값을 가져 다른 공정과의 차이가 별로 없으며, 기존 레이저 공정에 의한 표면 상태가 좋지 못한 점을 극복할 수 있고 평탄한 표면으로 반도체 소자 적용에 유리하다는 것을 확인할 수 있었다.
- 1은 HWCVD를 이용하여 기판온도 200 °C, working pressure 10 mtorr, wire 온도 1900 ºC에서 증착한 비정질 Si 박막의 Raman spectroscopy 분석 결과이다. 비정질 Si이 나타는 피크인 480/cm 부근에서 상대적인 강도가 세게 나타나며, 결정질인 520/cm 부근에서 아무런 피크가 나타나지 않는 것으로 보아 실험을 위한 비정질 Si 박막이 되었음을 확인하였다.
- 즉, SERTA 공정으로 잔류금속농도를 약 백분의 1 정도로 줄일 수 있음을 확인할 수 있었다. 이를 통해 금속을 이용하는 결정화 공정에서 SERTA 공정은 다결정 Si 박막에 잔류하는 금속의 양을 제어할 수 있는 효율적인 공정이라 판단하였다. 또한 완성된 다결정 Si 박막의 AFM 분석을 통해서 SERTA 공정에 의해 만들어진 박막의 표면상태가 roughness RMS값 0.
- 그리고 기존의 VIC공정에서는 Ni 잔류금속의 농도가 1 × 1020/cm3 이상었으나, SERTA 공정으로 결정화 시킨 다결정 Si 박막에서는 잔류금속의 농도가 약 백분의 1 정도로 감소한 1 × 1018/ cm3이었다. 즉, SERTA 공정으로 잔류금속농도를 약 백분의 1 정도로 줄일 수 있음을 확인할 수 있었다. 이를 통해 금속을 이용하는 결정화 공정에서 SERTA 공정은 다결정 Si 박막에 잔류하는 금속의 양을 제어할 수 있는 효율적인 공정이라 판단하였다.
- 8은 (a) RTA, (b) VIC, 그리고 (c) SERTA 공정별로의 제조된 다결정 Si 박막 표면의 roughness를 조사하기 위하여 atomic force microscope(AFM)로 비교 분석 결과이다. 표면의 roughness를 대표하는 root mean square (RMS) 값은 RTA, VIC, SERTA 박막이 각각 0.548, 0.571, 0.614 nm로 큰 차이를 보이지 않았으며, 모든 박막에서 flat 하여 양호하다고 평가되어진다. Fig.
- 1시간 및 5시간 기상유도결정화를 진행한 샘플의 Si 피크 하부 폭이 거의 유사한 것으로 보아, 주어진 조건에서 결정화에 있어 5시간이면 포화된 결정화라고 판단하게 되었다. 하지만 단결정에서는 파수 500~510/cm에서 Raman shift가 없고 Si 피크의 하부 폭이 매우 좁은 것으로 보아, VIC 공정을 거친 다결정 박막은 완전히 결정화되었지만 결정성 면에서는 단결정 보다는 떨어짐을 확인할 수 있다.
후속연구
- 76 nm정도였다.13,20) 이러한 우수한 표면 평탄도를 가지는 다결정 Si 박막을 TFT 채널 영역으로 적용할 때 게이트 산화막과의 interface 특성을 좋게 하여 높은 전계 효과를 나타낼 수 있을 것으로 기대된다.
- 1 V에서150 cm2/V·s를 상회하는 것으로 보고 되었다.17)차후 소자제작을 함에 있어 정확한 gate oxide deposition 과 소스/드레인 영역의 절연이 필요하며 이로부터 보다 정확한 parameter들을 구해 낼 수 있을 것이다. 본 연구에서는 silicide-enhanced crystallization과 RTA를 혼합하여 금속 함량이 적고 결정성이 우수한 다결정 Si 박막을 제조할 수 있었다.
- 또한 이러한 박막을 이용하여 우수한 전기적 특성을 보이는 다결정 Si TFT를 제작하고자 하였다. SERTA 방법에 의해 제조된 다결정 Si 박막은 향후 대면적 AMOLED 스위칭소자의 적용에 적합할 것으로 기대되어진다.
- SERTA 공정으로 제조된 다결정 Si 박막은 Ni 농도가 낮고, 결정립이 크고, 결정성이 우수하여 이러한 우수한 특성이 나타났다. 따라서 SERTA 공정은 차세대 디스플레이 산업에 기여할 수 있는 높은 경쟁력의 양산화 가능한 결정화 기술이 될 것으로 기대된다.
- VIC 공정만 거친 다결정 Si 박막 내의 Ni 농도는 매우 높으나, SERTA 공정을 거친 박막에서는 Ni 농도가 백분의 1 정도로 크게 낮아졌음을 알 수 있다. 본 연구에서는 seed layer 결정화를 5시간 했지만, 특성이 우수한 장비로 더 짧은 시간에 결정화 하면 Ni 농도를 더 낮출 수 있을 것이라 생각된다.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.