최소 단어 이상 선택하여야 합니다.
최대 10 단어까지만 선택 가능합니다.
다음과 같은 기능을 한번의 로그인으로 사용 할 수 있습니다.
NTIS 바로가기한국정보통신학회논문지 = Journal of the Korea Institute of Information and Communication Engineering, v.18 no.11, 2014년, pp.2709 - 2714
정학기 (Department of Electronic Engineering, Kunsan National University)
This paper has analyzed the change of threshold voltage and conduction path for the ratio of top and bottom gate oxide thickness of asymmetric double gate MOSFET. The asymmetric double gate MOSFET has the advantage that the factor to be able to control the current in the subthreshold region increase...
* AI 자동 식별 결과로 적합하지 않은 문장이 있을 수 있으니, 이용에 유의하시기 바랍니다.
핵심어 | 질문 | 논문에서 추출한 답변 |
---|---|---|
이중게이트 MOSFET는 어떻게 구분되는가? | 그러나 단채널시 발생하는 문턱전압이동 현상은 필연적이므로 이에 대한 연구가 활발히 진행되고 있다[5]. 이중게이트 MOSFET는 상하단구조가 동일한 대칭형과 상하단 게이트구조를 달리 제작할 수 있는 비대칭형으로 구분할수 있다. 대칭형 이중게이트 MOSFET는 구조가 간단하여 제작이 용이하다는 장점이 있으나 단채널효과를 제어할 수 있는 구조적 파라미터가 비대칭구조보다 적어 단채널효과를 효율적으로 제어할 수 없다. | |
도핑분포함수의 형태에 따른 문턱전압 및 전도중심의 변화는 어떻게 되는가? | 도핑분포함수에 따른 변화는 고 도핑에서만 관측할 수 있었으므로 1018/cm3 정도로 채널이 고 도핑된 경우만 관찰하였다. 이 때 이온주입범위가 5 nm미만의 경우 문턱전압은 상하단 게이트 산화막 두께비의 증가에 따라 단조감소하는 경향을 보이나 이온주입범위가 7 nm로 증가하면 tox2가 tox1보다 작을 경우 증가하다가 tox2가 tox1보다 커지면 단조감소하는 경향을 보이고 있었다. 전도중심의 변화에서도 이온주입범위가 5 nm이하에서 는 거의 동일한 위치를 보이나 7 nm로 증가하면 전도중심이 상단게이트로 이동하며 상대적으로 문턱전압은 증가하는 것을 알 수 있다. | |
Єsi의 의미는 무엇인가? | 여기서 Єsi는 실리콘의 유전율이다. 이때 다음 조건과 같은 경계조건을 이용한다. |
S.M.Lee, J.Y.Kim, C.G.Yu and J.T.Park, "A Comparative study on hot carrier effects in inversion-mode and junctionless MugFETs," Solid-State Electronics, vol.79, pp.253-257, 2013.
G.A.T.Seville, J.P.Rojas, H.M.Fahad, A.M.Hussain, C.E.Smith, M.M.Hussain and R. Ghanem, "Flexible and transparant silicon-on-polymer based sub-20 nm non-planar 3D FinFET for brain-architecture inspired computation," Advanced Materials, vol.26, no.18, pp.2794-2799, 2014.
J.B.Roldan, B.Gonzalez, B.Iniguez, A.M.Roldan, A.Lazaro and A.Cerdeira, "In-depth analysis and modelling of self-heating effects in nanometric DGMOSFETs," Solidstate electronics, vol.79, no.1, pp.179-184, 2013.
K.B.Ali, J.P.Raskin, A.Gharsallah and C.R.Neve, "RF performance of SOI CMOS technology on commercial 200-mm enhanced signal integrity high resistivity SOI substrate," IEEE Trans. on Electron Devices, vol.61, no.3, pp.722-728, 2014.
Y.Li and C.H.Hwang, "Discrete-dopant-fluctuated threshold voltage roll-off in sub-16 nm bulk fin-type field effects transistors," Japanese Journal of Applied Physics, vol.47, no.4, pp.2580-2584, 2008.
Z.Ding, G.Hu, J.Gu, R.Liu, L.Wang and T.Tang,"An analytical model for channel potential and subthreshold swing of the symmetric and asymmetric double-gate MOSFETs," Microelectronics J., vol.42, pp.515-519, 2011.
Hakkee Jung, :Analysis for Potential Distribution of Asymmetric Double Gate MOSFET Using Series Function, J. of KIICE, vol.17, no.11, pp.2621-2626. 2013.
H.K.Jung and H.S.Kwon,"Analysis of Channel Dimension Dependent Threshold Voltage for Asymmetric DGMOSFET," 2014 International Conference on Future Information & Communication Engineering, vol.6, no.1, pp.299-302, 2014.
*원문 PDF 파일 및 링크정보가 존재하지 않을 경우 KISTI DDS 시스템에서 제공하는 원문복사서비스를 사용할 수 있습니다.
오픈액세스 학술지에 출판된 논문
※ AI-Helper는 부적절한 답변을 할 수 있습니다.