본 논문에서는 $0.11{\mu}m$CMOS 공정을 이용한 900 MHz 대역의 RFID 통신 수신단을 제안한다. 본 RFID 수신단은 포락선 검출기와 저역 통과 필터, 비교기와 D-플립플롭, 그리고 디지털 블록의 클록을 공급하기 위한 발진기가 집적된 형태이며, 저전력으로 구동하도록 설계하여 수동 RFID 통신용 태그에 적합하게 하였다. 본 수신단은 종래의 아날로그 데이터 슬라이서가 아닌 디지털 데이터 슬라이서를 사용함으로써 전력 소모를 줄였다. 클록의 주파수는 1.68 MHz이고, 소비전력은 $5{\mu}W$이며, 제작된 회로의 크기는 측정 패드를 제외하고 $325{\mu}m{\times}290{\mu}m$이다.
본 논문에서는 $0.11{\mu}m$ CMOS 공정을 이용한 900 MHz 대역의 RFID 통신 수신단을 제안한다. 본 RFID 수신단은 포락선 검출기와 저역 통과 필터, 비교기와 D-플립플롭, 그리고 디지털 블록의 클록을 공급하기 위한 발진기가 집적된 형태이며, 저전력으로 구동하도록 설계하여 수동 RFID 통신용 태그에 적합하게 하였다. 본 수신단은 종래의 아날로그 데이터 슬라이서가 아닌 디지털 데이터 슬라이서를 사용함으로써 전력 소모를 줄였다. 클록의 주파수는 1.68 MHz이고, 소비전력은 $5{\mu}W$이며, 제작된 회로의 크기는 측정 패드를 제외하고 $325{\mu}m{\times}290{\mu}m$이다.
In this paper, a receiver has been developed in a $0.11-{\mu}m$ CMOS technology for 900 MHz RFID communication system applications. The receiver is composed of an envelope detector, a low-pass-filter, a comparator, D flip-flops, as well as an oscillator to provide the clock for digital bl...
In this paper, a receiver has been developed in a $0.11-{\mu}m$ CMOS technology for 900 MHz RFID communication system applications. The receiver is composed of an envelope detector, a low-pass-filter, a comparator, D flip-flops, as well as an oscillator to provide the clock for digital blocks. The receiver is designed for low power consumption, which would be suitable for passive RFID tags. In this circuit, a digital data slicer was employed instead of the conventional analog data slicer in order to reduce the power consumption. The clock frequency is 1.68 MHz and the circuit operates with a power consumption as small as $5{\mu}W$. The chip size is $325{\mu}m{\times}290{\mu}m$ excluding the probing pads.
In this paper, a receiver has been developed in a $0.11-{\mu}m$ CMOS technology for 900 MHz RFID communication system applications. The receiver is composed of an envelope detector, a low-pass-filter, a comparator, D flip-flops, as well as an oscillator to provide the clock for digital blocks. The receiver is designed for low power consumption, which would be suitable for passive RFID tags. In this circuit, a digital data slicer was employed instead of the conventional analog data slicer in order to reduce the power consumption. The clock frequency is 1.68 MHz and the circuit operates with a power consumption as small as $5{\mu}W$. The chip size is $325{\mu}m{\times}290{\mu}m$ excluding the probing pads.
* AI 자동 식별 결과로 적합하지 않은 문장이 있을 수 있으니, 이용에 유의하시기 바랍니다.
문제 정의
본 논문에서는 0.11 μm CMOS 공정을 이용하여 900 MHz 대역의 수동 RFID 통신을 위한 수신단의 설계 및 측정 결과에 관하여 기술하였다.
전력 소모에서의 장점을 정량적으로 분석하기 위해 본 연구에서는 아날로그 데이터 슬라이서와 디지털 데이터 슬라이서의 동작 주파수에 따른 전력 소모 비교를 위한 모의실험을 진행하였다. 아날로그 데이터 슬라이서는 일반적으로 사용되는 전통적인 구조의 2단 연산증폭기를 사용하였고, 그 회로도는 그림 8과 같다.
본 논문에서는 0.11 μm CMOS 공정을 기반으로 900 MHz 대역의 RFID 통신을 위한 수신단을 설계 및 제작하였다.
제안 방법
수신단은 포락선 검출기와 저역 통과 필터, 비교기와 D-플립플롭, 그리고 발진기로 구성되어 있다. 포락선 검출기는 트랜지스터의 비선형성을 이용하여 입력된 RF 신호의 포락선을 검출한다. 검출된 포락선은 저역 통과 필터를 통과시켜 얻은 평균 값과 함께 비교기의 입력이 된다.
비교기와 D-플립플롭은 연동되어 데이터 슬라이서로 동작하고, 이는 종래에 수신기에 사용되는 아날로그 데이터 슬라이서에 비해서 저전력으로 구동할 수 있다는 장점이 있다. 발진기는 링 발진기의 구조를 사용함으로써 전력 소모가 적도록 설계하였다. 발진기의 출력신호는 수신단 내의 디지털 블록과 더불어 전체 RFID 시스템의 디지털 블록의 클록으로 사용할 수 있다.
트랜지스터의 비선형성을 이용하여 입력된 RF 신호의 포락선을 검출하는데, 이 때 MOS 트랜지스터의 게이트-소스 바이어스가 문턱 전압이 되도록 게이트에 바이어스 전압을 인가하여 트랜지스터의 비선 형성을 최대로 키워준다. 또한, 플리커 잡음(Flicker noise)의 영향을 줄이기 위해 PMOS 트랜지스터를 사용하였다. 추가적으로 900 MHz의 반송파(carrier) 신호를 제거하기 위해 저항과 커패시터로 이루어진 저역 통과 필터를 집적시켰다.
또한, 플리커 잡음(Flicker noise)의 영향을 줄이기 위해 PMOS 트랜지스터를 사용하였다. 추가적으로 900 MHz의 반송파(carrier) 신호를 제거하기 위해 저항과 커패시터로 이루어진 저역 통과 필터를 집적시켰다. 본 설계에서는 추가적인 극점을 얻기 위하여두 개의 커패시터를 사용하였다.
본 연구의 디지털 데이터 슬라이서의 자세한 동작은 그림 7과 같이 나타낼 수 있다. 본 데이터 슬라이서 내의 비교기는 디지털 비교기로써, 아날로그 입력 신호인 검출된 포락선과 기준 값을 비교하여 0과 1의 디지털 신호를 출력한다. 이때 출력 데이터가 1일 경우에는 동작에 큰 문제가 없지만, 출력 데이터가 0일 경우에는 매 클록마다 1로 리셋이 되는 현상이 나타난다(그림 7.
일반적으로 디지털 회로의 주파수에 따른 전력 소모량은 선형적으로 증가하지만, 아날로그 회로의 경우는 트랜지스터의 크기에 따라 이득이나 대역폭 등의 성능이 복합적으로 결정되므로, 전력 소모에 대한 너비와 길이의 최적점을 찾을 필요가 있다. 따라서 트랜지스터 크기를 변화시키며 모의실험을 진행하였으며, 이 때, 이득과 대역폭이 서로 다른 아날로그 회로의 전력 소모에 대한 공정한 비교를 위하여, 연산 증폭기의 단위 이득 주파수에 따른 전력 소모량을 추출하였다. 그림 9는 아날로그 데이터 슬라이서와 디지털 데이터 슬라이서의 데이터 전송 속도에 따른 전력 소모 경향을 보여준다.
본 수신기 내의 발진기는 1.92 MHz 의 주파수에서 ±25 % 이내의 오차를 목표로 설정하여 설계하였다.
본 발진기는 중심부의 MOS 트랜지스터 외에 소스 축퇴(source degeneration) 트랜지스터를 이용하여 중심부의 트랜지스터에 흐르는 전류를 줄임으로써 회로의 전력 소모를 줄였다. 또한, 본 발진기는 제안된 RFID 수신단 내의 디지털 데이터 슬라이서의 동작을 위하여, 기준 출력 신호와 더불어 1/3 주기 지연된 신호도 출력하도록 하였다. 본 수신기 내의 발진기는 1.
본 연구에서는 개별회로에 대한 측정은 별도로 수행하지 않았으며, 집적된 RFID 수신단에 대한 측정을 수행하였다. 본 수신단의 측정을 위한 입력 신호는 상용 신호 발생기를 이용하여 생성되었다.
11 μm CMOS 공정을 기반으로 900 MHz 대역의 RFID 통신을 위한 수신단을 설계 및 제작하였다. 제안된 RFID 통신용 수신단은 디지털 데이터 슬라이서를 사용함으로써 종래의 수신기와 비교하여 전력 소모를 줄이도록 설계하였다. 본 연구의 제안된 디지털 데이터 슬라이서는 종래에 많이 사용되는 아날로그 데이터 슬라이서에 비해 저주파에서 동작할 때 전력 소모가 작다는 장점이 있다.
대상 데이터
전력 소모에서의 장점을 정량적으로 분석하기 위해 본 연구에서는 아날로그 데이터 슬라이서와 디지털 데이터 슬라이서의 동작 주파수에 따른 전력 소모 비교를 위한 모의실험을 진행하였다. 아날로그 데이터 슬라이서는 일반적으로 사용되는 전통적인 구조의 2단 연산증폭기를 사용하였고, 그 회로도는 그림 8과 같다. 디지털 데이터 슬라이서의 클록은 데이터를 충분히 표본화하기 위해 전송 속도의 10배로 인가하였다.
본 수신단의 측정을 위한 입력 신호는 상용 신호 발생기를 이용하여 생성되었다. RFID의 신호와 유사한 신호를 입력하기 위해서 100 kHz로 변조된 900 MHz의 신호를 사용하였다. 측정을 위해 인가된 신호는 그림 7의 모의실험의 입력으로 사용된 신호와 유사하다.
본 연구의 수신단의 크기는 측정 패드를 제외하고, 325 μm×290 μ m이며, 제작된 칩 사진은 그림 13과 같다.
성능/효과
따라서 빠른 처리 속도를 요구하는 시스템에서는 디지털 데이터 슬라이서를 사용하는 것이 부적합할 수도 있다. 그러나 본 연구와 같이 저전력 특성에 주안점을 둔 RFID 시스템에는, 디지털 데이터 슬라이서를 사용하는 것이 적합하다. 또한, 표 1을 통해 선행된 연구의 RFID 수신단과 비교하였을 때, 기존의 구조와 달리 디지털 데이터 슬라이서가 집적된 본 연구의 수신단의 전력 소모가 적은 것을 알 수 있다.
그러나 본 연구와 같이 저전력 특성에 주안점을 둔 RFID 시스템에는, 디지털 데이터 슬라이서를 사용하는 것이 적합하다. 또한, 표 1을 통해 선행된 연구의 RFID 수신단과 비교하였을 때, 기존의 구조와 달리 디지털 데이터 슬라이서가 집적된 본 연구의 수신단의 전력 소모가 적은 것을 알 수 있다.
RFID 시스템에서는 일반적으로 전력 소모가 적은 링 발진기 구조를 많이 사용하여 클록 신호를 얻는다. 본 발진기는 중심부의 MOS 트랜지스터 외에 소스 축퇴(source degeneration) 트랜지스터를 이용하여 중심부의 트랜지스터에 흐르는 전류를 줄임으로써 회로의 전력 소모를 줄였다. 또한, 본 발진기는 제안된 RFID 수신단 내의 디지털 데이터 슬라이서의 동작을 위하여, 기준 출력 신호와 더불어 1/3 주기 지연된 신호도 출력하도록 하였다.
제안된 RFID 통신용 수신단은 디지털 데이터 슬라이서를 사용함으로써 종래의 수신기와 비교하여 전력 소모를 줄이도록 설계하였다. 본 연구의 제안된 디지털 데이터 슬라이서는 종래에 많이 사용되는 아날로그 데이터 슬라이서에 비해 저주파에서 동작할 때 전력 소모가 작다는 장점이 있다. 모의실험을 통해 비교한 결과, 본 연구에서 사용된 100 kbps의 데이터 전송속도에서 본 연구의 디지털 데이터 슬라이서는 아날로그 데이터 슬라이서가 소모하는 전력의 3.
본 연구의 제안된 디지털 데이터 슬라이서는 종래에 많이 사용되는 아날로그 데이터 슬라이서에 비해 저주파에서 동작할 때 전력 소모가 작다는 장점이 있다. 모의실험을 통해 비교한 결과, 본 연구에서 사용된 100 kbps의 데이터 전송속도에서 본 연구의 디지털 데이터 슬라이서는 아날로그 데이터 슬라이서가 소모하는 전력의 3.4 %의 전력만을 소모하는 것을 알 수 있었다. 따라서 디지털 데이터 슬라이서가 집적된 본 수신기는 저전력으로 구동이 가능하여 수동 RFID 통신에 적합하다.
후속연구
따라서 디지털 데이터 슬라이서가 집적된 본 수신기는 저전력으로 구동이 가능하여 수동 RFID 통신에 적합하다. 이러한 수신기는 900 MHz 대역의 RFID 수동통신 시스템을 이용하는 다양한 응용 분야에 적용될 수 있을 것으로 전망된다.
질의응답
핵심어
질문
논문에서 추출한 답변
900 MHz 대역의 장점은 무엇인가?
모든 주파수 대역은 각각의 고유한 특성을 지니고 있으며, 그 특성에 따라 응용 분야가 달라질 수 있다. 그 중, UHF 대역인 900 MHz 대역은 다른 RFID 주파수 대역에 비해 비교적 전송거리가 길다는 장점이 있기 때문에, 상대적으로 긴 전송거리 특성이 요구되는 분야에 널리 활용되고 있다. 이러한 900 MHz 대역에서는 능동 RFID 통신보다는 수동 RFID 통신방식이 많이 사용되는 특성을 보인다.
RFID 기술의 사용 주파수 대역은 어떻게 나눌 수 있는가?
RFID 기술의 사용 주파수 대역은 크게 LF, HF, UHF 대역으로 나눌 수 있다. 모든 주파수 대역은 각각의 고유한 특성을 지니고 있으며, 그 특성에 따라 응용 분야가 달라질 수 있다.
RFID 시스템이 영향을 미칠 것으로 기대되는 분야로 어떤 것이 있는가?
연동된 네트워크를 통하여 다양한 응용 서비스가 제공될 수 있으며, 이를 통해 새로운 시장이 형성될 것으로 전망된다[2]. 예를 들어, 기존의 바코드를 대체하여 네트워크와 연동하여 상품에 대한 관리를 지능화함으로써, 유통 및 물류 산업에서의 혁신을 선도할 것으로 기대할 수 있다[3]. RFID 기술은 현재 교통카드나 출입용 태그 등에 널리 활용되고 있으며, 유통 산업, 물류 산업 등의 분야에도 그 응용이 확대되고 있다.
참고문헌 (9)
Medeiros et al., "Passive UHF RFID tag for airport suitcase tracking and identification", in Antennas and Wireless Propagation Letters, vol. 10, pp.123-126, Mar. 2011.
K. Finkenzeller, RFID Handbook, Second Edition, John Wiley & Sons, 2003.
Anastasis C. Plycarpou, George Gregoriou, Loizos Papaloziou, and etc., "A healthcare application based on passive UHF RFID technology", Proceedings of the 5th European Conference on Antennas and Propagation (EUCAP), pp. 2814-2818, Apr. 2011.
Kang, Leblebici, CMOS Digital Integrated Circuits Analysis and Design, Third Edition, McGraw Hill, 2005.
Ali Beirami, Mohammad Takhi, and Hossein Shamsi, "Extracting trade-off boundaries of CMOS two-stage opamp using particle swarm optimization", International Symposium on Signal, Circuits and Systems, pp.1-4, Jul. 2009.
Jong-Wook Lee, Duong Huynh Thai Vo, Quoc-Hung Huynh, and Sang Hoon Hong, "A fully integrated HFband passive RFID tag IC using 0.18-um CMOS technology for low-cost security applications", IEEE Transactions on Industrial Electronics, vol. 58, no. 6, Jun. 2011.
Jong-Wook Lee, Bomson Lee, "A long-range UHF-band passive RFID tag IC based on high-Q design approach", IEEE Transaction on Industrial Electronics, vol. 56, no. 7, Jul. 2009.
Udo Karthaus, Martin Fischer, "Fully integrated passive UHF RFID transponder IC with 16.7-uW minimum RF input power", IEEE Journal of Solid-state Circuits, vol. 38, no. 10, Oct. 2003.
AI-Helper
※ AI-Helper는 부적절한 답변을 할 수 있습니다.