[논문]JFET 영역의 이중이온 주입법을 이용한 Power MOSFET의 온저항 특성에 관한 연구

김기현; 김정한; 박태수; 정은식; 양창헌

doi:10.4313/jkem.2015.28.4.213

JFET 영역의 이중이온 주입법을 이용한 Power MOSFET의 온저항 특성에 관한 연구
Properties of Reducing On-resistance for JFET Region in Power MOSFET by Double Ion Implantation 원문보기

전기전자재료학회논문지 = Journal of the Korean institute of electronic material engineers, v.28 no.4, 2015년, pp.213 - 217

김기현 (메이플세미컨덕터 신사업본부) , 김정한 (메이플세미컨덕터 신사업본부) , 박태수 (메이플세미컨덕터 신사업본부) , 정은식 (메이플세미컨덕터 신사업본부) , 양창헌 (메이플세미컨덕터 신사업본부)

Abstract ▼ AI-Helper

Device model parameters are very important for accurate estimation of electrical performances in devices, integrated circuits and their systems. There are a large number of methods for extraction of model parameters in power MOSFETs. For high efficiency, design is important considerations of a power MOSFET with high-voltage applications in consumer electronics. Meanwhile, it was proposed that the efficiency of a MOSFET can be enhanced by conducting JFET region double implant to reduce the On-resistance of the transistor. This paper reports the effects of JFET region double implant on the electrical properties and the decreasing On-resistance of the MOSFET. Experimental results show that the 1st JFET region implant diffuse can enhance the On-resistance by decreasing the ion concentration due to the surface and reduce the On-resistance by implanting the 2nd Phosphorus to the surface JFET region.

주제어

AI 본문요약
AI-Helper

* AI 자동 식별 결과로 적합하지 않은 문장이 있을 수 있으니, 이용에 유의하시기 바랍니다.

제안 방법

2가지 방법으로 JFET영역에 인을 이온 주입 하여 제작한 550 V급 MOSFET의 전기적 특성을 EDS장치로 분석하였다.
JFET영역 이온 주입 공정 이후 P-base, N+ 및 P+ 이온 주입 공정 등 추가 공정을 통하여 단일이온 주입 MOSFET과 이중이온 주입 MOSFET을 제작하였다.
JFET영역에 인 단일이온 주입과 인 이중이온 주입 방법을 통하여 제작한 MOSFET의 전기적 특성을 비교 분석하였다. 제작한 2가지 형태의 MOSFET은 목표 항복전압 550 V를 만족하였으며, 단일이온 주입보다 이중이온 주입한 MOSFET에서 문턱전압, 포화전류 및 온-저항의 특성 개선을 보였다.
본 논문은 power MOSFET의 온-저항을 감소시키기 위해 JFET 영역에 이중이온 주입 방법을 사용하였다. 이중이온 주입의 N형 도펀트로 인(phosphorus)을 사용하였으며, 단일이온 주입과 이중이온 주입으로 제작된 소자의 전기적 특성을 분석하였다.
본 논문은 power MOSFET의 온-저항을 감소시키기 위해 JFET 영역에 이중이온 주입 방법을 사용하였다. 이중이온 주입의 N형 도펀트로 인(phosphorus)을 사용하였으며, 단일이온 주입과 이중이온 주입으로 제작된 소자의 전기적 특성을 분석하였다.

대상 데이터

8인치 웨이퍼에 제작한 2가지 조건의 MOSFET 전기적 특성은 EDS (electrical die sorting system, STATEC사 : STA2050) 장치를 사용하여 웨이퍼당 각각 3,000개의 die chip을 분석하였다.

성능/효과

또한 항복전압 역시 미미하게 감소하였으나, 목표 항복전압을 만족하였다. 결과적으로 JFET영역의 이중이온주입은 항복전압에 영향을 주지 않으며, 온-저항 개선할 수 있음을 보여주었다.
이러한 특성 변화는 1차 이온 주입 후 고온 열처리로 인 이온을 확산할 때 JFET영역에서 깊이에 따른 농도 차이를 2차 이온 주입한 인 이온이 보상한 결과로 특성이 향상됨을 확인하였다.
JFET영역에 인 단일이온 주입과 인 이중이온 주입 방법을 통하여 제작한 MOSFET의 전기적 특성을 비교 분석하였다. 제작한 2가지 형태의 MOSFET은 목표 항복전압 550 V를 만족하였으며, 단일이온 주입보다 이중이온 주입한 MOSFET에서 문턱전압, 포화전류 및 온-저항의 특성 개선을 보였다.

후속연구

본 연구에서 얻어진 JFET 영역에 이중이온 주입 power MOSFET 제조 방법은 향후 반도체 전하 전달 체제 연구를 통하여 스위칭 특성 향상을 위한 반도체 소자 개발의 기초 자료로서 활용될 것으로 기대된다.

질의응답

핵심어	질문	논문에서 추출한 답변
	power MOSFET의 온-저항을 개선하기 위하여 N형의 도펀트를 JFET 영역에 추가할 때 미치는 영향은?	에피텍셜 층(epitaxial layer) 위에 제작된 power MOSFET의 온-저항을 개선하기 위하여 P-base와 gate에 사이인 JFA (junction field area)에 N형의 도펀트를 주입하여 JFET 영역을 추가하는 방법이 있다. JFET영역을 추가하면 주변보다 높은 농도로 채널 영역에서 많은 캐리어들이 존재하게 되어 같은 바이어스 조건에서 큰 전류를 흘릴 수 있다 [13].
	power MOSFET란?	이러한 추세에 따라 전력공급 장치, 인/컨버터, 모터 제어 및 각종 전원 회로 등에 널리 사용 되는 전력 반도체의 특성 향상 방법이 주목되고 있다 [5-7]. 전력 반도체 중 power MOSFET (metal oxide semiconductor field effect transistor)은 낮은 소비 전력, 높은 항복 전압, 높은 입력 임피던스 및 높은 스위칭 속도를 가진 소자로써 폭 넓게 사용되며 전력 반도체 산업에서 중요한 소자이다 [8,9]. Power MOSFET은 매년 고속 스위칭 특성 향상, 저 온-저항(Rds(on))화, 고전압/전류화 등의 연구가 진행 되고 있지만 더욱 높은 성능 향상이 요구되고 있다 [10,11].
	스위칭 소자로써 power MOSFET 동작 시 전력효율을 결정하는 것은?	Power MOSFET은 매년 고속 스위칭 특성 향상, 저 온-저항(Rds(on))화, 고전압/전류화 등의 연구가 진행 되고 있지만 더욱 높은 성능 향상이 요구되고 있다 [10,11]. 일반적으로 power MOSFET의 주요 성능 지표는 전력 효율, 신뢰성, 제조비용, 스위칭 속도, 항복전압 및 온-저항 등이 있으며, 스위칭 소자로써 power MOSFET이 동작 시 drain과 source간의 온-저항으로 인해 발생하는 손실로 전력 효율을 결정한다 [12]. 에피텍셜 층(epitaxial layer) 위에 제작된 power MOSFET의 온-저항을 개선하기 위하여 P-base와 gate에 사이인 JFA (junction field area)에 N형의 도펀트를 주입하여 JFET 영역을 추가하는 방법이 있다.

참고문헌 (15)

G. Borionetti, D. Gambaro, S. Santi, M. Borgini, P. Godio, and S. Pizzini, Mater. Sci. Eng. B, B73, 218 (2000).
D. K. Schroder (New Jersey Wiley, Hoboken, 2006).
A. Michez, J. Boch, S. Dhombres, and F. Saigne, Microelectron Reliab., 53, 1306 (2013).

상세보기
H. Chen, B. Ji, V. Pickert, and W. Cao, IEEE Trans Dev Mater Reliab, 14, 220 (2014).

상세보기
Y. Ozcelep and A. Kuntman, Microelectron Int., 29, 141 (2012).

상세보기
K. N. Quader, C. C. Li, R. Tu, E. Rosenbaum, P. K. Ko, and C. Hu, IEEE Trans Electron Dev., 40, 2245 (1993).

상세보기
R. Habchi, C. Salame, P. Mialhe, and A. Khoury, Microelectron Reliab, 47, 1296 (2007).

상세보기
B. Bernoux, R. Escoffier, and P. Jalbaud, IEEE International Symposium on Industrial Electronics, 2016 (2009).
F. Djahli, M. Bouchemat, and M. Kahouadji, Microelectron J, 31, 333 (1999).
M. R. Seacrist, Gate Dielectric Integrity: Material Process and Tool Qualification, 102 (2000).
J. Niccol, Solid State Phenomena, 145, 155 (2009).

상세보기
D. Ueda, H. Takagi, and G. Kano, IEEE Trans Electron Dev., ED-32, 2 (1985).
W. S. Tam, S. L. Siu, B. L. Yang, C. W. Kok, and H. Wong, Microelectronics Reliability, 51, 2064 (2011).

상세보기
S. Kumar and S. Jha, Microelectronics Journal, 44, 884 (2013).
E. Pomes, J. M. Reynes, P. Tounsia, and J. M. Dorkel, Materials Science and Engineering: B, 177, 1362 (2012).

상세보기

LOADING...

내보내기 구분	파일저장 인쇄 메일전송
구성항목	기본정보 상세정보 관리번호, 논문명, 저널/프로시딩명, 저자 , 발행년, 권, 호, 시작페이지, 끝페이지, 발행기관 관리번호, 논문명, 대등논문명, 저자 , 저널/프로시딩명, 발행기관, 발행년, 발행언어, 권, 호, 시작페이지, 끝페이지, ISBN, ISSN, 주제분야, 키워드, 초록(한글), 초록(영문), 저자(소속기관)
저장형식	Text(ASCII format) Excel format RefWorks Direct Export RIS format (for Reference Manager, ProCite, EndNote), Scholar's Aids, Mendeley
메일정보	받는사람 (필수) @ 보내는사람 (선택) @ 제목 내용 KISTI 검색결과 이메일 서비스
안내	총 건의 자료가 검색되었습니다. 다운받으실 자료의 인덱스를 입력하세요. (1-10,000) 검색결과의 순서대로 최대 10,000건 까지 다운로드가 가능합니다. 데이타가 많을 경우 속도가 느려질 수 있습니다.(최대 2~3분 소요) 다운로드 파일은 UTF-8 형태로 저장됩니다. 파일의 내용이 제대로 보이지 않을실 때는 웹브라우저 상단의 보기 -> 인코딩 -> 자동선택 여부를 확인하십시오. ~ Text(ASCII format) Excel format

연합인증