$\require{mediawiki-texvc}$

연합인증

연합인증 가입 기관의 연구자들은 소속기관의 인증정보(ID와 암호)를 이용해 다른 대학, 연구기관, 서비스 공급자의 다양한 온라인 자원과 연구 데이터를 이용할 수 있습니다.

이는 여행자가 자국에서 발행 받은 여권으로 세계 각국을 자유롭게 여행할 수 있는 것과 같습니다.

연합인증으로 이용이 가능한 서비스는 NTIS, DataON, Edison, Kafe, Webinar 등이 있습니다.

한번의 인증절차만으로 연합인증 가입 서비스에 추가 로그인 없이 이용이 가능합니다.

다만, 연합인증을 위해서는 최초 1회만 인증 절차가 필요합니다. (회원이 아닐 경우 회원 가입이 필요합니다.)

연합인증 절차는 다음과 같습니다.

최초이용시에는
ScienceON에 로그인 → 연합인증 서비스 접속 → 로그인 (본인 확인 또는 회원가입) → 서비스 이용

그 이후에는
ScienceON 로그인 → 연합인증 서비스 접속 → 서비스 이용

연합인증을 활용하시면 KISTI가 제공하는 다양한 서비스를 편리하게 이용하실 수 있습니다.

PCI Express 기반 시스템 인터커넥트의 설계 및 구현
Design and Implementation of an Alternate System Interconnect based on PCI Express 원문보기

Journal of the Institute of Electronics and Information Engineers = 전자공학회논문지, v.52 no.8, 2015년, pp.74 - 85  

김영우 (한국전자통신연구원 클라우드컴퓨팅연구부) ,  런예 (한국전자통신연구원 클라우드컴퓨팅연구부) ,  최원혁 (한국전자통신연구원 클라우드컴퓨팅연구부)

초록
AI-Helper 아이콘AI-Helper

PCI Express는 프로세서와 시스템의 IO 장치들을 연결하기 위하여 널리 사용되는 업계 표준이다. PCI Express 는 이전 PCI 표준에서 유래하며, 전통적으로 하나의 PC 혹은 서버 내에서 사용되어져 왔다. PCI Express의 고속, 저전력, 고효율 특성은 기존 시스템 연결망과는 다른 형태의 대안 연결망으로써 고려되고 있다. 본 논문에서는 이와 같은 PCI Express를 이용한 시스템 연결망(PCIeLINK)을 설계, 구현하고 초기 시험 결과를 제시한다. 본 논문에서는 PCI Express를 이용한 fail-over 시스템에 자주 사용되는 non-transparent bridging(NTB)기법을 이용하여 PCI Express 기반 시스템 연결망을 설계, 구현 하였다. NTB는 PCI Express 장치를 단순 연결할 경우 발생되는 전기적, 논리적 충돌을 방지하는 기법으로써, PCI Express Gen2 규격에 기반한 20 Gbps급의 ${\times}4$ 연결을 하나의 카드에 복수개 구현하고 이를 시험하였다. 개발된 PCI Express기반 시스템 인터커넥트 장치는 최대 8.6 Gbps의 단방향 성능을 보였으며, Linux 기반의 TCP/IP 환경에서 최대 5.1 Gbps의 성능을 나타내는 것으로 측정 되었다.

Abstract ▼ AI-Helper 아이콘AI-Helper

PCI Express is a well-known and widely used de-facto system bus standard for connecting among a processor and IO devices. PCI Express is originated from old PCI standard, and its most of applications are limited to be used within a PC or server system. But, because of its fast speed, low power consu...

주제어

#PCI Express   #Interconnect   #Non Transparent   #PCIeLINK  

질의응답

핵심어 질문 논문에서 추출한 답변
PCI Express 기술은 어디에서 유래하는가? PCI Express(PCIe)기술은 단일 서버 혹은 PC시스템에서 프로세서와 IO 장치간의 연결을 위한 IO 버스 기술에서 유래한다. 시스템 IO 버스는 초장기의 ISA(Industry Standard Architecture), VESA(Video Electronics Standards Association), AGP(Accelerated Graphics Port)와 같은 다양한 IO버스 기술 들이 점차 PCI(Peripheral Component Interconnect)로 통합되었으며(그림 3참조), 시스템 및 IO 장치의 고속화에 따른 병렬 버스의 한계(용량성 부하 증가로 인한 성능저하, 버스 선폭의 증가에 따른 보드 크기 증가 등)로 인하여 점차 직렬 점 대 점 연결 방식으로 변화 하였다.
PCI Express란? PCI Express는 프로세서와 시스템의 IO 장치들을 연결하기 위하여 널리 사용되는 업계 표준이다. PCI Express 는 이전 PCI 표준에서 유래하며, 전통적으로 하나의 PC 혹은 서버 내에서 사용되어져 왔다.
PCI Express 스위치의 downstream 연결을 직접 두 시스템 간에 연결할 경우 일어나는 문제점은? 첫 번째 문제점으로 꼽을 수 있는 것이, 호스트 장치 간의 다른 클록 형상으로 인한 전기적인 충돌 문제이다. 일반적으로 PCI Express는 Spread Spectrum Clock(SSC)의 사용을 권장하고 있으나, 서로 다른 호스트 간에 SSC를 이용할 경우, 클록 타이밍의 충돌로 인한 링크의 형성이 불가능해지는 문제점이 발생한다. 두 번째로는 시스템의 설정 시 발행하는 PCI Express 시스템의 계층 구조상 어드레스 및 ID 번호체계(Bus, Device, Function, BDF번호)의 충돌 문제이다. 그림 6은 일반 PCI Express 스위치를 사용하여 두 호스트 시스템을 연결한 다이어그램이다.
질의응답 정보가 도움이 되었나요?

참고문헌 (25)

  1. Young Woo Kim, et. al., "Technology and Trends of High Performance Processors," Electronics and telecommunications trends, vol.25, no.5, pp.123-136, 2010. 

  2. Interconnect Family Statistics, TOP500. org accessed May 14, 2015, http://www.top500.org/statistics/list/ 

  3. "The 2015 Ethernet Roadmap," white paper from Ethernet alliance accessed May 13, 2015, http://www.ethernetalliance.org/roadmap/ 

  4. "InfiniBand Roadmap," InfiniBand Trade Association accessed May13, 2015, http://www.infinibandta.org/content/pages.php?pgtechnology_overview 

  5. "Annual Meeting of Members Presentation," PCI-SIG accessed May13, 2015, https://www.pcisig.com/members/downloads/PCISIG_Annual_Meeting_of_Members_2013_Final.pdf 

  6. "Why FPU Generator?" Floating-Point Unit Generator accessed May15, 2015, https://sites.google.com/a/stanford.edu/fpgen/why 

  7. Wonok Kwon, et. al., "PCI Express Gen3 System Design using High-speed Signal Integrity Analysis," Journal of the Institute of Electronics and Information Engineers, vol.52, no.4, pp.125-132, 2015. 

    원문보기 상세보기 crossref

  8. Wonok Kwon, et. al., "ALTERA Embedded Gigabit Transceiver Measurement for PCI Express Protocol," Journal of the Institute of Electronics and Information Engineers, vol.41, no.4, pp.359-367, 2004. 

  9. Vijay Medury, "PCI Express in Clustering," High Speed Interconnects Seminar, Linley Group, Nov., 2010. 

  10. JohnB yrne, et. al., "Power-Efficient Networking for Balanced System Designs: Early Experiences with PCIe," HotPower '11 Proceedings of the 4th Workshop on Power-Aware Computing and Systems, Article No. 3, 2011. 

  11. Ahmed Bu-Khamsin, "Socket Direct Protocol over PCI Express Interconnect: Design, Implementation and Evaluation," MS Thesis, Simon Fraser University, 2012. 

  12. T. Hanawa,T. Boku, S. Miura, T. Okamoto, M. Sato, et al., "Low-Power and High-Performance Communication Mechanism for Dependable Embedded Systems,"International Workshop on Innovative Architecture for Future Generation High-Performance Processors and Systems, pp. 67-73, 2008. 

  13. T. Hanawa, Y. Kodama, T. Boku, M. Sato, "Interconnection Network for Tightly Coupled Accelerators Architecture," IEEE 21st Annual Symposium on High-Performance Interconnects, San Jose, USA, pp. 79-82, Aug. 2013. 

  14. Young Woo Kim, et. al., "Design of MAHA Supercomputing System for Human Genome Analysis," KIPS transactions on software and dataengineering, vol.2, no.2, pp.81-90, 2013. 

    원문보기 상세보기 crossref

  15. Young Woo Kim, "MAHA-Manycore HPC System for Bio-Applications," The Second KIISE-KOCSEA HPC SIG Joint Workshop, Denver, USA, Nov., 2013. 

  16. Young Woo Kim, et. al., "Implementation of System Interconnection Device Using PCI Express," Proceedings on 2014 IEIE Summer Conference, pp.515-518, Jeju Island, Korea, 2014. 

  17. Ye Ren, et. al., "A Preliminary Implementation of PCIeLINK and Its Performance Evaluation," Proceedings on 2014 IEIE Summer Conference, pp.519-522, Jeju Island, Korea, 2014. 

  18. Ye Ren, et. al., "Implementation of System Interconnection Devices Using PCI Express," IEEE International Conference on Consumer Electronics, Las Vegas, USA, pp.300-301, Jan. 2015. 

  19. D. Percival, "PCI Express Clustering," PCI-SIG Developers Conference, Israel, 2011. 

  20. IDT's PCIe Gen2 Switch family Non-Trans patent Operation, Application Note, IDT, 2009 

  21. "SFF-8436 Specification for QSFP+ 10 Gbs 4X PLUGGABLE TRANSCEIVER" SFF Committee accessed Apr. 13, 2012, ftp://ftp.seagate.com/sff/SFF-8436.PDF 

  22. $IDT^{(R)}$ 89HPES24NT6AG2 PCI $Express^{(R)}$ Switch User Manual, IDT accessed May 25, 2012. 

  23. WonHyuk Choi, et.al., "A Design of Dedicated Communication module for PCI Express network device," KIISE Proceedings on Korea Computer Congress 2015, pp 95-97, Jeju Island, Korea, 2015. 

  24. NetPIPE, http://bitspjoule.org/netpipe/ 

  25. Netperf, http://www.netperf.org/netperf/ 

저자의 다른 논문 :

LOADING...

관련 콘텐츠

저작권 관리 안내
섹션별 컨텐츠 바로가기

AI-Helper ※ AI-Helper는 오픈소스 모델을 사용합니다.

AI-Helper 아이콘
AI-Helper
안녕하세요, AI-Helper입니다. 좌측 "선택된 텍스트"에서 텍스트를 선택하여 요약, 번역, 용어설명을 실행하세요.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.

선택된 텍스트

맨위로