최소 단어 이상 선택하여야 합니다.
최대 10 단어까지만 선택 가능합니다.
다음과 같은 기능을 한번의 로그인으로 사용 할 수 있습니다.
NTIS 바로가기Journal of the Institute of Electronics and Information Engineers = 전자공학회논문지, v.52 no.9, 2015년, pp.21 - 27
안자현 (한국외국어대학교 전자공학과) , 이성현 (한국외국어대학교 전자공학과)
An improved method based on direct extraction and simultaneous optimization is developed to determine model parameters of symmetric inductors fabricated by the high resistivity(HR) silicon-on-insulator(SOI) RF CMOS process. In order to improve modeling accuracy, several model parameters are directly...
* AI 자동 식별 결과로 적합하지 않은 문장이 있을 수 있으니, 이용에 유의하시기 바랍니다.
핵심어 | 질문 | 논문에서 추출한 답변 |
---|---|---|
직접추출과 simultaneous optimization을 사용한 개선된 방법이 개발된 이유는? | High resistivity(HR) silicon-on-insulator(SOI) RF CMOS 공정 인덕터의 모델 파라미터를 정확히 결정하기 위하여 직접추출과 simultaneous optimization을 사용한 개선된 방법을 개발하였다. 먼저, 대칭형 인덕터와 센터탭이 접지된 대칭형 인덕터 등가회로들의 Y 및 Z-파라미터 방정식 유도를 통해 일부 모델 파라미터들을 직접 추출하고, 병렬 저항과 전체 인덕턴스 방정식들로 미지 변수들을 줄여 모델링 정확도를 향상시켰다. | |
대칭형 (symmetric) spiral 인덕터가 RF IC 설계에서 훨씬 유리한 이유는? | 대칭형 (symmetric) spiral 인덕터는 single-ended 인덕터보다 높은 Q-factor를 갖고 차지하는 면적이 더욱 작기 때문에 RF IC 설계에서 훨씬 유리하다[6]. 하지만 표준형 인덕터 모델링 방법이 똑같이 사용되고 있어[7], 센터탭(center-tap) 단자가 연결된 대칭형 spiral 인덕터에 대한 3단자(3-port) 더블 π형 등가회로 모델에 적용할 수 없는 문제가 생긴다[8∼9]. | |
low resistivity 기판 기반의 CMOS technology을 위해 high resistivity(HR) 실리콘 기판 연구가 진행된 이유는? | 따라서, low resistivity 기판에 의한 인덕터 성능 저하를 방지하기 위해 high resistivity(HR) 실리콘 기판 연구가 진행되어 왔으며, bulk Si CMOS technology보다 속도, 차폐성 및 전력소비 면에서 우수함이 입증된 HR silicon-on-insulator (SOI) 기판 technology 기반의 인덕터 연구가 활발히 진행되고 있다[1∼3]. |
F. Gianesello, D. Gloria, C. Raynaud, S. Montusclat, S. Boret and P. Touret, "Integrated Inductors in HR SOI CMOS Technologies: on the Economic Advantage of SOI Technologies for the Integration of RF Applications," in Proc. IEEE Int. SOI Conf., Oct. 2007, pp. 119-120.
F. Gianesello, D. Gloria, C. Raynaud, S. Montusclat, S. Boret and P. Touret, "On the Design of High Performance RF Integrated Inductors on High Resistively Thin Film 65 nm SOI CMOS Technology," in Proc. IEEE Conf. on Silicon Monolithic Integrated Circuits in RF Systems, Jan. 2008, pp. 98-101.
J. Kim, J. O. Plouchart, N. Zamdmer, N. Fong, L. H. Lu, Y. Tan, K. A. Jenkins, M. Sherony, R. Groves, M. Kumar, A. Ray, "High- Performance Three-Dimensional On-Chip Inductors in SOI CMOS Technology for Monolithic RF Circuit Applications," in Proc. IEEE Radio Frequency Integrated Circuits (RFIC) Symp., June 2003, pp. 591-594.
M. Kang, J. Gil, and H. Shin, "A Simple Parameter Extraction Method of Spiral On-Chip Inductors," IEEE Trans. Electron Devices, vol. 52, pp. 1976-1981, 2005.
Y. G. Ahn, S. K. Kim, J. H. Chun, and B. S. Kim, "Efficient Scalable Modeling of Double- ${\pi}$ Equivalent Circuit for On-Chip Spiral Inductors," IEEE Trans. Electron Devices, vol. 57, pp. 2289-2300, 2009.
K. J. Im, S. B Sin, and S. K. Lee, "Design, Analysis and Comparison of Symmetric Dual-Level Spiral Inductors for RF Integrated Circuits," Journal of The Institute of Electronic Engineers of Korea - SD vol. 37, no. 10, pp. 17-24, 2000.
S. K. Kim, S. J. Ahn, and B. S. Kim, "Scalable Inductor Modeling for $0.13{\mu}m$ RF CMOS Technology," Journal of The Institute of Electronic Engineers of Korea - TC vol. 46, no. 1, pp. 94-101, 2008.
K. Okada, H. Sugawara, N. Kazuyasu and K. Masu, "Modeling of Three-Port Si CMOS On-Chip Symmetric Inductor for Various Operation Modes," in Proc. 37th European Microwave Conf., Oct. 2007, pp. 520-523.
T. Kamgaing, T. Myers, M. Petras, and M. Miller, "Modeling of Frequency Dependent Losses in Two-Port and Three-Port Inductors on Silicon," in IEEE MTT-S Int. Microwave Symp. Digest, June 2002, pp. 153-156.
*원문 PDF 파일 및 링크정보가 존재하지 않을 경우 KISTI DDS 시스템에서 제공하는 원문복사서비스를 사용할 수 있습니다.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.