선택한 단어 수는 입니다.
최소 단어 이상 선택하여야 합니다.
최소 단어 이상 선택하여야 합니다.
선택한 단어 수는 30입니다.
최대 10 단어까지만 선택 가능합니다.
최대 10 단어까지만 선택 가능합니다.
문제 정의
- 본 논문에서는 연속되는 중심화소가 공유하는 주변화소를 동시에 처리하기 위한 병렬처리와 파이프라인 구조를 적용한 양방향 필터 구조를 제안하였다. 효율적인 설계를 위해 결과 영상의 PSNR 분석을 통하여 소수 비트폭을 할당하였으며, 지수함수는 16단계의 계단함수 LUT를 사용하였다.
제안 방법
- 제안된 구조는 상당한 내부 메모리를 필요로 하는 Tseng[8]과 Han[9] 등의 구조와 달리 내부 메모리가 필요 없으며 중심 픽셀과 인접한 픽셀 간의 필터링 연산을 담당하는 서브 필터들의 간결한 파이프라인 구조와 효율적인 스케줄링으로 인하여 우수한 성능을 보인다. 알고리즘에 사용되는 지수연산은 PSNR 에러 분석을 통하여 계단 함수형태로 근사화하여 LUT(look-up table)로 설계하였다.
- 본 논문에서는 5×5의 필터링 윈도우를 사용하며 제안된 양방향 필터는 하나의 중심화소에 대하여 자신을 포함한 25개의 주변 화소값과 필터링 연산을 한다.
- 그림2(b)의 5번째 단계에서 중심화소를 기준으로 필터링할 때 주변 화소값의 데이터 중복은 빗금 친 20개이다. 행방향의 연속된 5개의 중심화소에 대한 필터링 시 중복되는 열의 결과값을 재사용할 수 있도록 파이프라인 스케줄링을 적용하였으며, 동시에 병렬처리 구조를 이용하여 성능을 개선하였다.
- 그림2(b)는 중심화소 에 대한 필터링 과정을 나타낸다. 윈도우 내부에 있는 주변 화소 25개를 세로로 5분할하여 한번에 5개씩 가중치와 가중치곱 화소값을 계산하여 누적한다. 이 과정을 5번 반복하면 하나의 중심화소에 대하여 주변 화소 25개의 가중치 누적합과 가중치곱 화소값의 누적합을 얻으며 나눗셈을 통하여 가중치 평균값이 결과값으로 출력된다.
- 그 결과 가중치곱 화소값은 13비트, 가중치의 누적합은 9비트(정수 5비트, 소수 4비트)로 설정하였다. 13비트의 피제수와 부호비트 포함 10비트의 제수를 계산하는 나눗셈기는 임계경로(critical path)를 고려하여 3-스테이지 파이프라인 구조로 설계하였다. 따라서 하나의 중심화소를 필터링한 최종 결과값은 8클럭 뒤에 나오게 된다.
- 공간 유사도는 σs값에 의해 1보다 작은 소수값을 가지며 소수 비트 할당에 따른 결과 영상의 PSNR 분석를 통하여 4비트로 제한하였다.
- 본 연구에서는 하드웨어 설계시 효율적인 비트연산을 고려하였으며 σs값은 8, σr값은 128로 설정하였다.
- 소수 4비트일 때 공간 유사도값을 근사화할 때, 0, # , # 3가지 값을 가진다. 이를 바탕으로 공간 유사도값에 따른 3가지의 유사도 모듈을 설계하였다. 최종적인 공간 유사도의 비트 할당은 정수 1비트, 소수 4비트이다.
- 지수함수 모듈은 가중치 계산을 위한 모듈로 입력값이 클수록 출력값이 작아진다. 본 연구에서는 LUT를 이용하여 지수함수 모듈을 설계하였으며 표1과 같이 16개의 영역으로 구현하였다. 출력인 가중치값의 정밀도가 필터링 성능을 좌우하기 때문에 지수함수 결과의 변화폭이 큰 구간인 1영역에서 11영역까지는 입력 변화폭을 0.
- 본 연구에서는 하드웨어 설계시 효율적인 비트연산을 고려하였으며 σs값은 8, σr값은 128로 설정하였다. 하드웨어 설계시 데이터 정수부의 오버플로우가 발생하지 않도록 정수 비트폭을 할당하였으며 소수부 비트폭은 PSNR 분석을 통하여 결정하였다. 표2는 지수함수 모듈의 소수 비트 할당에 의한 PSNR값이다.
- 표2는 지수함수 모듈의 소수 비트 할당에 의한 PSNR값이다. 비트할당이 적용된 필터링 결과영상과 알고리즘의 결과영상 간의 PSNR을 비교하였으며 비용과 화질의 상충관계(trade-off)를 고려하여 비트폭을 결정하였다. PSNR 47 이하로 내려가지 않는 것을 기준하여 소수부 비트 폭은 4비트로 할당되었다.
- 제안한 양방향 필터는 verilogHDL로 설계하였고 Modelsim을 이용하여 검증하였다. 제안한 구조를 동부하이텍 110nm 표준셀 라이브러리를 이용하여 Synopsys로 합성한 결과 전체 시스템은 132K 게이트를 필요로 하고 최대 클럭 속도는 416MHz이다.
- 본 논문에서는 연속되는 중심화소가 공유하는 주변화소를 동시에 처리하기 위한 병렬처리와 파이프라인 구조를 적용한 양방향 필터 구조를 제안하였다. 효율적인 설계를 위해 결과 영상의 PSNR 분석을 통하여 소수 비트폭을 할당하였으며, 지수함수는 16단계의 계단함수 LUT를 사용하였다. 제안한 시스템은 동부하이텍 110nm 표준셀 라이브러리를 사용하여 합성한 뒤 계산속도 및 하드웨어 자원 소모량을 분석하였으며 397 fps의 속도로 초당 416M 픽셀의 처리량(throughput)을 보이며 합성결과 132K 게이트의 하드웨어 자원을 요구한다.
데이터처리
- Ⅱ장에서는 기본적인 가우시안 필터 및 본 논문에 적용한 양방향 필터를 설명하였다. Ⅲ장에서 제안한 하드웨어 구조와 스케줄링에 대해서 설명하고 Ⅳ장에서 설계 결과를 다른 선행연구 결과와 비교 분석하였으며 Ⅴ장에서 결론을 맺는다.
이론/모형
- 대부분의 고속 알고리즘은 여러 개의 공간 필터를 활용하여 양방향 필터링을 수행하는 것이다. 각 공간 필터는 FFT(Fast Fourier Transform), 확장된 적분 영상, 혹은 순환 필터(recursive filter) 등을 활용하였다. 임의의 공간 윈도우와 다항식 공간 윈도우를 히스토그램에 적용한 Porikli 등의 O(1)(constant time) 알고리즘[6], 임의의 공간 및 영역 윈도우를 분해한 뒤 여러 개의 공간 필터를 사용하여 양자화와 보간을 하는 Durand와 Dorsey의 알고리즘[4], 푸리에 분석을 사용하여 가우시안 영역 윈도우를 추정하고 주기를 최적화 한 Sugimoto 등의 압축 알고리즘[7] 등이 제안되었다.
- 그러나 순차적인 연산을 진행할 경우 인접한 중심화소간의 커널 윈도우 내부에 겹치는 주변 화소가 발생하고, 이에 따른 입력 데이터의 중복에 의하여 계산복잡도가 증가한다. 본 논문에서는 가중치 연산 후 화소값의 효율적인 저장과 관리를 위하여 lifetime analysis 방법[13]에 의한 스케줄링을 적용하였다. 또한 양방향 필터에 효과적인 병렬, 파이프라인 구조를 적용한 실시간 하드웨어 시스템을 구현하여 성능을 개선하였다.
- 파이프라인 구조로 이루어진 5번의 SF 계산 후 가중치 화소곱을 가중치 누적합으로 나누는 나눗셈기가 있다. 나눗셈기는 비복원 나눗셈(nonrestoring division) 알고리즘을 적용하였다[14].
- 또한 필요한 게이트 수도 두 경우보다 적어서 우수하다고 할 수 있다. 좀 더 종합적인 비교를 위하여 면적-속도의 상충관계를 고려한 NHE(Normalized Hardware Efficiency)를 이용하였으며 정의는 식(6)과 같으며 여기에서 110nm는 본 논문에서 사용한 공정기술이다.
성능/효과
- 본 논문에서는 가중치 연산 후 화소값의 효율적인 저장과 관리를 위하여 lifetime analysis 방법[13]에 의한 스케줄링을 적용하였다. 또한 양방향 필터에 효과적인 병렬, 파이프라인 구조를 적용한 실시간 하드웨어 시스템을 구현하여 성능을 개선하였다. 제안된 구조는 상당한 내부 메모리를 필요로 하는 Tseng[8]과 Han[9] 등의 구조와 달리 내부 메모리가 필요 없으며 중심 픽셀과 인접한 픽셀 간의 필터링 연산을 담당하는 서브 필터들의 간결한 파이프라인 구조와 효율적인 스케줄링으로 인하여 우수한 성능을 보인다.
- 또한 양방향 필터에 효과적인 병렬, 파이프라인 구조를 적용한 실시간 하드웨어 시스템을 구현하여 성능을 개선하였다. 제안된 구조는 상당한 내부 메모리를 필요로 하는 Tseng[8]과 Han[9] 등의 구조와 달리 내부 메모리가 필요 없으며 중심 픽셀과 인접한 픽셀 간의 필터링 연산을 담당하는 서브 필터들의 간결한 파이프라인 구조와 효율적인 스케줄링으로 인하여 우수한 성능을 보인다. 알고리즘에 사용되는 지수연산은 PSNR 에러 분석을 통하여 계단 함수형태로 근사화하여 LUT(look-up table)로 설계하였다.
- 제안한 양방향 필터는 verilogHDL로 설계하였고 Modelsim을 이용하여 검증하였다. 제안한 구조를 동부하이텍 110nm 표준셀 라이브러리를 이용하여 Synopsys로 합성한 결과 전체 시스템은 132K 게이트를 필요로 하고 최대 클럭 속도는 416MHz이다. 표3은 제안한 양방향 필터를 다른 선행연구 결과와 비교를 통하여 성능을 분석했다.
- 특히 ASIC으로 구현한 Tseng 등의 구조[8]는 큰 크기의 필터 윈도우를 가지면서도 적절한 처리량을 보여준다. 본 논문에서 제안한 시스템은 다른 연구결과와 비교할 때 우수한 성능을 보여준다. Tseng[8]과 Han[9]이 제안한 구조에서는 내부에 수행 시 필요한 정보를 저장하기 위한 메모리가 23KB와 7.
- 효율적인 설계를 위해 결과 영상의 PSNR 분석을 통하여 소수 비트폭을 할당하였으며, 지수함수는 16단계의 계단함수 LUT를 사용하였다. 제안한 시스템은 동부하이텍 110nm 표준셀 라이브러리를 사용하여 합성한 뒤 계산속도 및 하드웨어 자원 소모량을 분석하였으며 397 fps의 속도로 초당 416M 픽셀의 처리량(throughput)을 보이며 합성결과 132K 게이트의 하드웨어 자원을 요구한다.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.