[논문]비대칭 이중게이트 MOSFET에 대한 DIBL의 채널도핑농도 의존성

정학기

doi:10.6109/jkiice.2016.20.4.805

문제 정의

DIBL은 단채널이기 때문에 드레인 전압이 소스 측 에너지장벽에 영향을 미치는 현상으로써 문턱전압 이동의 척도가 되고 있다. 본 논문에서는 비대칭 DGMOSFET의 DIBL현상이 채널 내 도핑농도에 따라 어떻게 변화하는지를 고찰하고자 한다. 이를 위하여 Ding 등의 포아송방정식 해법을 이용할 것이다[4].
그러나 비대칭 이중게이트 MOSFET에서는 아직 이에 대한 수식적 모델을 구하기 위한 기초 연구가 미흡한 상태이므로 본 논문에서는 채널 도핑 농도, 산화막 두께 그리고 하단게이트 전압 등에 따른 비대칭 이중게이트 MOSFET의 드레인 유도 장벽 감소 현상을 고찰할 것이다. 즉, 본 논문에서는 상기 서술한 바와 같이 식 (7)을 이용하여 채널도핑 농도를 파라미터로 채널길이, 상하단 산화막 두께 및 하단게이트 전압 등에 대한 비대칭 이중게이트 MOSFET의 드레인 유도 장벽 감소 현상에 대하여 고찰 할 것이다.
본 논문에서는 비대칭 이중게이트 MOSFET의 채널도핑농도, 상하단 게이트 산화막 두께 및 하단 게이트 전압의 변화에 대한 DIBL 현상에 대하여 분석하였다. 특히 비대칭 이중게이트 MOSFET는 상단과 하단의 게이트 구조를 다르게 제작할 수 있으므로 상단과 하단 게이트 산화막 두께 변화 및 하단 게이트 전압에 대한 DIBL의 변화를 관찰하였다.

가설 설정

식 (2)에서 알 수 있듯이 포아송 방정식을 이용하여 전위를 구할 때 채널 내 도핑농도는 전위분포 결정에 큰 변수가 된다. 또한 경계 조건에서 알 수 있듯이 산화막 커패시턴스는 산화막 두께에 따라 변화하므로 산화막 두께는 전위분포에 영향을 미칠 것이며 하단 게이트 전압도 전위 분포에 영향을 미칠 것이다. 이와 같이 채널 내 도핑농도 및 산화막 두께 그리고 하단 게이트 전압 등의 경계조건을 이용하여 식 (1)을 풀면 다음과 같은 급수형태의 전위분포를 구할 수 있다[4].

제안 방법

그러나 트랜지스터의 크기가 더욱 감소하여 실제 도핑에 의한 불순물의 수에 의미가 없어지면 새로운 해석방법을 찾아야 할 것이다. 도핑농도의 변화 뿐만이 아니라 상하단 게이트 전압 및 산화막 두께들 달리 제작할 수 있다는 비대칭 DGMOSFET의 장점을 함께 고찰하기 위하여 산화막 두께 변화 및 하단 게이트 전압의 변화에 대하여 채널도핑농도를 파라미터로 하여 DIBL의 변화를 고찰하였다.
그림 1에서 알 수 있듯이 상단의 게이트 전압 V_gf와 하단의 게이트 전압 V_gb를 달리 인가할 수 있으며 이때 상하단의 산화막 두께를 각각 달리 지정할 수 있어 단채널효과를 제어할 수 있는 구조적 파라미터가 증가하는 것을 알 수 있다. 이러한 비대칭 이중게이트 MOSFET의 경우 채널 내 도핑농도에 대한 드레인 유도 장벽 감소의 변화를 고찰하기 위하여 포아송방정식을 풀어 해석학적 전위분포를 구하였다. 이때 전하분포함수로는 가장 실험값에 근사한 가우스함수를 이용하였다.
본 논문에서는 차단전류가 채널폭 당 0.1μA일 때 상단 게이트 전압으로 문턱전압을 정의하였다.
그러나 비대칭 이중게이트 MOSFET에서는 아직 이에 대한 수식적 모델을 구하기 위한 기초 연구가 미흡한 상태이므로 본 논문에서는 채널 도핑 농도, 산화막 두께 그리고 하단게이트 전압 등에 따른 비대칭 이중게이트 MOSFET의 드레인 유도 장벽 감소 현상을 고찰할 것이다. 즉, 본 논문에서는 상기 서술한 바와 같이 식 (7)을 이용하여 채널도핑 농도를 파라미터로 채널길이, 상하단 산화막 두께 및 하단게이트 전압 등에 대한 비대칭 이중게이트 MOSFET의 드레인 유도 장벽 감소 현상에 대하여 고찰 할 것이다.
상하단 산화막 두께의 변화가 채널도핑농도를 파라미터로 구한 채널길이에 대한 DIBL의 변화에 미치는 영향을 분석하기 위하여 그림 3에 모든 조건은 동일하게 유지하면서 단지 상단과 하단의 산화막 두께를 3 nm로 증가시킨 경우, DIBL의 변화를 도시하였다. 그림 2와 비교해 볼 때 최대 채널도핑농도에 따라 DIBL의 채널길이에 대한 변화가 채널길이에 관계없이 뚜렷이 구분되고 있다는 것을 알 수 있다.
구체적으로 상단과 하단의 산화막 두께에 대한 DIBL의 변화를 채널도핑농도를 파라미터로 관찰하기 위하여 그림 4에 최대 채널도핑농도가 10¹⁵/cm³, 10¹⁶/cm³, 10¹⁷/cm³ 그리고 10¹⁸/cm³일 경우, 상단과 하단 게이트 산화막 두께를 1 nm에서 5 nm로 변화시켰을 때 채널길이 30 nm에서 DIBL의 크기 변화를 등고선 그래프로 도시하였다. 그림 2와 그림 3의 비교에서 전술한 바와 같이 상단과 하단의 게이트 산화막 두께가 동시에 증가하면 DIBL은 크게 증가하는 것을 알 수 있다.
본 논문에서는 비대칭 이중게이트 MOSFET의 채널도핑농도, 상하단 게이트 산화막 두께 및 하단 게이트 전압의 변화에 대한 DIBL 현상에 대하여 분석하였다. 특히 비대칭 이중게이트 MOSFET는 상단과 하단의 게이트 구조를 다르게 제작할 수 있으므로 상단과 하단 게이트 산화막 두께 변화 및 하단 게이트 전압에 대한 DIBL의 변화를 관찰하였다. 결과적으로 상단과 하단의 산화막 두께가 증가하면 DIBL은 크게 증가하며 채널도핑농도가 DIBL의 채널길이에 대한 변화에 더욱 중요한 영향을 미치는 것을 알 수 있었다.
본 논문에서 제시한 문턱전압모델에 대한 타당성은 이미 발표된 논문[7]에서 입증되었으므로 본 논문에서는 2장에서 제시한 드레인 유도 장벽 감소 모델을 이용하여 비대칭 이중게이트 MOSFET의 채널도핑농도를 파라미터로 하여 채널길이, 산화막 두께 변화 및 하단 게이트 전압에 대한 드레인 유도 장벽 감소의 변화를 고찰할 것이다.

이론/모형

본 논문에서는 비대칭 DGMOSFET의 DIBL현상이 채널 내 도핑농도에 따라 어떻게 변화하는지를 고찰하고자 한다. 이를 위하여 Ding 등의 포아송방정식 해법을 이용할 것이다[4]. 그러나 Ding 등의 해석과 달리 포아송방정식을 풀 때 도핑분포함수는 실험값에 가장 유사한 가우시안 분포함수를 이용할 것이다.

성능/효과

그림 2에서 알 수 있듯이 채널길이가 감소할수록 단채널효과에 의하여 DIBL은 크게 증가하는 것을 알 수 있다. 또한 채널길이가 30 nm보다 클 경우 DIBL은 50 mV/dec 이하로 거의 무시할 수 있을 정도로 감소하며 최대 채널도핑농도에도 거의 영향을 받지 않고 있었다. 그러나 채널길이가 25 nm 이하로 감소하면 DIBL은 급격히 상승하며 채널도핑농도에도 영향을 받는 것으로 나타났다.
또한 채널길이가 30 nm보다 클 경우 DIBL은 50 mV/dec 이하로 거의 무시할 수 있을 정도로 감소하며 최대 채널도핑농도에도 거의 영향을 받지 않고 있었다. 그러나 채널길이가 25 nm 이하로 감소하면 DIBL은 급격히 상승하며 채널도핑농도에도 영향을 받는 것으로 나타났다. 즉, 채널도핑농도가 증가할수록 채널길이가 더 긴 영역에서 DIBL의 급격한 상승이 나타나고 있었다.
그러나 채널길이가 25 nm 이하로 감소하면 DIBL은 급격히 상승하며 채널도핑농도에도 영향을 받는 것으로 나타났다. 즉, 채널도핑농도가 증가할수록 채널길이가 더 긴 영역에서 DIBL의 급격한 상승이 나타나고 있었다. 그러므로 채널길이가 감소할수록 최대 채널도핑농도의 선택은 신중하여야 할 것이다.
즉, 계산한 채널길이 영역에서 DIBL은 50 mV/dec이상의 값을 보였으며 25 nm 이하에선 채널도핑농도와 관계없이 200 mV/dec 이상의 DIBL값을 보이고 있었다. 그림 2와 달리 채널도핑농도가 증가하면 DIBL값이 상대적으로 감소하는 경향을 보이고 있었으며 채널길이 감소에 대한 DIBL의 증가율도 감소하고 있다는 것을 관찰할 수 있다.
즉, 계산한 채널길이 영역에서 DIBL은 50 mV/dec이상의 값을 보였으며 25 nm 이하에선 채널도핑농도와 관계없이 200 mV/dec 이상의 DIBL값을 보이고 있었다. 그림 2와 달리 채널도핑농도가 증가하면 DIBL값이 상대적으로 감소하는 경향을 보이고 있었으며 채널길이 감소에 대한 DIBL의 증가율도 감소하고 있다는 것을 관찰할 수 있다. 이와 같이 상단과 하단의 산화막 두께가 증가하면 DIBL은 크게 증가하며 채널도핑농도가 DIBL의 채널길이에 대한 변화에 더욱 중요한 영향을 미치는 것을 알 수 있었다.
그림 2와 달리 채널도핑농도가 증가하면 DIBL값이 상대적으로 감소하는 경향을 보이고 있었으며 채널길이 감소에 대한 DIBL의 증가율도 감소하고 있다는 것을 관찰할 수 있다. 이와 같이 상단과 하단의 산화막 두께가 증가하면 DIBL은 크게 증가하며 채널도핑농도가 DIBL의 채널길이에 대한 변화에 더욱 중요한 영향을 미치는 것을 알 수 있었다.
그림 2와 그림 3의 비교에서 전술한 바와 같이 상단과 하단의 게이트 산화막 두께가 동시에 증가하면 DIBL은 크게 증가하는 것을 알 수 있다. 또한 최대 채널도핑농도가 증가하면 DIBL은 감소하고 있었다. 특히 최대 채널도핑농도에 관계없이 일정한 DIBL을 유지하기 위하여 상단과 하단의 게이트 산화막 두께가 반비례하는 것을 알 수 있었다.
또한 최대 채널도핑농도가 증가하면 DIBL은 감소하고 있었다. 특히 최대 채널도핑농도에 관계없이 일정한 DIBL을 유지하기 위하여 상단과 하단의 게이트 산화막 두께가 반비례하는 것을 알 수 있었다. 그러나 최대 채널도핑농도가 증가하면 하단게이트 산화막 두께보단 상단 게이트 산화막 두께에 더욱 영향을 받고 있다는 것을 그림 4(d)에서 관찰할 수 있다.
즉, 하단 게이트 전압이 낮을 경우, 최대 채널도핑농도가 작을 때 DIBL은 증가하나 하단 게이트 전압이 증가하면 최대 채널도핑농도가 증가할수록 DIBL도 증가하는 경향을 보이고 있다. 또한 하단 게이트 전압이 증가할 때, DIBL의 변화 경향이 갑자기 바뀌는 변곡점이 존재하며 그 점은 최대 채널도핑농도가 증가할수록 하단 게이트 전압이 큰 점에서 발생하고 있다는 것을 관찰할 수 있다.
특히 비대칭 이중게이트 MOSFET는 상단과 하단의 게이트 구조를 다르게 제작할 수 있으므로 상단과 하단 게이트 산화막 두께 변화 및 하단 게이트 전압에 대한 DIBL의 변화를 관찰하였다. 결과적으로 상단과 하단의 산화막 두께가 증가하면 DIBL은 크게 증가하며 채널도핑농도가 DIBL의 채널길이에 대한 변화에 더욱 중요한 영향을 미치는 것을 알 수 있었다.
최대 채널도핑농도에 관계없이 일정한 DIBL을 유지하기 위하여 상단과 하단의 게이트 산화막 두께가 반비례하는 것을 알 수 있었으나 최대 채널도핑농도가 증가하면 하단게이트 산화막 두께보단 상단 게이트 산화막 두께에 더욱 영향을 받고 있다는 것을 관찰할 수 있었다. 하단 게이트 전압이 변화할 때 DIBL의 변화 경향이 갑자기 바뀌는 변곡점이 존재하며 그 때 하단 게이트 전압은 최대 채널도핑농도가 증가할수록 더욱 큰 점에서 발생하고 있다는 것을 관찰할 수 있다.
그림 5에서 알 수 있듯이 계산한 하단 게이트 전압의 범위에서 채널도핑농도에 따라 DIBL의 변화는 일정하게 나타나고 있지 않았다. 즉, 하단 게이트 전압이 낮을 경우, 최대 채널도핑농도가 작을 때 DIBL은 증가하나 하단 게이트 전압이 증가하면 최대 채널도핑농도가 증가할수록 DIBL도 증가하는 경향을 보이고 있다. 또한 하단 게이트 전압이 증가할 때, DIBL의 변화 경향이 갑자기 바뀌는 변곡점이 존재하며 그 점은 최대 채널도핑농도가 증가할수록 하단 게이트 전압이 큰 점에서 발생하고 있다는 것을 관찰할 수 있다.

후속연구

비록 채널부피가 감소하여 실제 불순물의 수가 매우 적을 지라도 가우시안 전하분포를 이용하여 포아송방정식을 풀고 전위분포를 구할 것이다. 그러나 트랜지스터의 크기가 더욱 감소하여 실제 도핑에 의한 불순물의 수에 의미가 없어지면 새로운 해석방법을 찾아야 할 것이다. 도핑농도의 변화 뿐만이 아니라 상하단 게이트 전압 및 산화막 두께들 달리 제작할 수 있다는 비대칭 DGMOSFET의 장점을 함께 고찰하기 위하여 산화막 두께 변화 및 하단 게이트 전압의 변화에 대하여 채널도핑농도를 파라미터로 하여 DIBL의 변화를 고찰하였다.
하단 게이트 전압이 변화할 때 DIBL의 변화 경향이 갑자기 바뀌는 변곡점이 존재하며 그 때 하단 게이트 전압은 최대 채널도핑농도가 증가할수록 더욱 큰 점에서 발생하고 있다는 것을 관찰할 수 있다. 이러한 결과는 향후 비대칭 이중게이트 MOSFET 설계시 DIBL에 대한 기초 자료로 이용할 수 있을 것으로 사료된다.

내보내기 구분	파일저장 인쇄 메일전송
구성항목	기본정보 상세정보 관리번호, 논문명, 저널/프로시딩명, 저자 , 발행년, 권, 호, 시작페이지, 끝페이지, 발행기관 관리번호, 논문명, 대등논문명, 저자 , 저널/프로시딩명, 발행기관, 발행년, 발행언어, 권, 호, 시작페이지, 끝페이지, ISBN, ISSN, 주제분야, 키워드, 초록(한글), 초록(영문), 저자(소속기관)
저장형식	Text(ASCII format) Excel format RefWorks Direct Export RIS format (for Reference Manager, ProCite, EndNote), Scholar's Aids, Mendeley
메일정보	받는사람 (필수) @ 보내는사람 (선택) @ 제목 내용 KISTI 검색결과 이메일 서비스
안내	총 건의 자료가 검색되었습니다. 다운받으실 자료의 인덱스를 입력하세요. (1-10,000) 검색결과의 순서대로 최대 10,000건 까지 다운로드가 가능합니다. 데이타가 많을 경우 속도가 느려질 수 있습니다.(최대 2~3분 소요) 다운로드 파일은 UTF-8 형태로 저장됩니다. 파일의 내용이 제대로 보이지 않을실 때는 웹브라우저 상단의 보기 -> 인코딩 -> 자동선택 여부를 확인하십시오. ~ Text(ASCII format) Excel format

연합인증

[국내논문] 비대칭 이중게이트 MOSFET에 대한 DIBL의 채널도핑농도 의존성
Dependence of Channel Doping Concentration on Drain Induced Barrier Lowering for Asymmetric Double Gate MOSFET 원문보기

초록
AI-Helper

Abstract ▼ AI-Helper

Keyword

AI 본문요약
AI-Helper

문제 정의

가설 설정

제안 방법

이론/모형

성능/효과

후속연구

참고문헌 (7)

이 논문을 인용한 문헌

저자의 다른 논문 :

관련 콘텐츠

원문 보기

원문 URL 링크

오픈액세스(OA) 유형

이 논문과 함께 이용한 콘텐츠

AI-Helper ※ AI-Helper는 오픈소스 모델을 사용합니다.

선택된 텍스트

연합인증

[국내논문] 비대칭 이중게이트 MOSFET에 대한 DIBL의 채널도핑농도 의존성 Dependence of Channel Doping Concentration on Drain Induced Barrier Lowering for Asymmetric Double Gate MOSFET 원문보기

초록 용어보기논문에서 용어와 풀이말을 자동 추출한 결과로, 시범 서비스 중입니다. AI-Helper

Abstract ▼ AI-Helper

Keyword

AI 본문요약 엑셀 다운로드 AI-Helper

문제 정의

가설 설정

제안 방법

이론/모형

성능/효과

후속연구

참고문헌 (7)

이 논문을 인용한 문헌

저자의 다른 논문 :

정학기 (104)

관련 콘텐츠

원문 보기

원문 URL 링크

오픈액세스(OA) 유형

이 논문과 함께 이용한 콘텐츠

AI-Helper ※ AI-Helper는 오픈소스 모델을 사용합니다.

선택된 텍스트

[국내논문] 비대칭 이중게이트 MOSFET에 대한 DIBL의 채널도핑농도 의존성
Dependence of Channel Doping Concentration on Drain Induced Barrier Lowering for Asymmetric Double Gate MOSFET 원문보기

초록
AI-Helper

AI 본문요약
AI-Helper