$\require{mediawiki-texvc}$

연합인증

연합인증 가입 기관의 연구자들은 소속기관의 인증정보(ID와 암호)를 이용해 다른 대학, 연구기관, 서비스 공급자의 다양한 온라인 자원과 연구 데이터를 이용할 수 있습니다.

이는 여행자가 자국에서 발행 받은 여권으로 세계 각국을 자유롭게 여행할 수 있는 것과 같습니다.

연합인증으로 이용이 가능한 서비스는 NTIS, DataON, Edison, Kafe, Webinar 등이 있습니다.

한번의 인증절차만으로 연합인증 가입 서비스에 추가 로그인 없이 이용이 가능합니다.

다만, 연합인증을 위해서는 최초 1회만 인증 절차가 필요합니다. (회원이 아닐 경우 회원 가입이 필요합니다.)

연합인증 절차는 다음과 같습니다.

최초이용시에는
ScienceON에 로그인 → 연합인증 서비스 접속 → 로그인 (본인 확인 또는 회원가입) → 서비스 이용

그 이후에는
ScienceON 로그인 → 연합인증 서비스 접속 → 서비스 이용

연합인증을 활용하시면 KISTI가 제공하는 다양한 서비스를 편리하게 이용하실 수 있습니다.

[국내논문] 채널도핑강도에 대한 이중게이트 MOSFET의 DIBL분석
Analysis of Drain Induced Barrier Lowering for Double Gate MOSFET According to Channel Doping Concentration 원문보기

한국정보통신학회논문지 = Journal of the Korea Institute of Information and Communication Engineering, v.16 no.3, 2012년, pp.579 - 584  

정학기 (군산대학교)

초록
AI-Helper 아이콘AI-Helper

본 연구에서는 이중게이트(Double Gate; DG) MOSFET에서 발생하는 단채널효과 중 하나인 드레인유기장벽 감소(Drain Induced Barrier Lowering; DIBL)에 대하여 분석하고자 한다. 드레인유도장벽감소 현상은 채널의 길이가 짧아질 때 드레인 전압이 소스측 전위장벽에 영향을 미쳐 장벽의 높이를 감소시키는 현상으로써 단채널에서 발생하는 매우 중요한 효과이다. 본 연구에서는 DIBL을 해석하기 위하여 이미 발표된 논문에서 타당성이 입증된 포아송 방정식의 해석학적 전위분포를 이용할 것이다. 이 모델은 특히 전하분포함수에 대하여 가우시안 함수를 사용함으로써 보다 실험값에 가깝게 해석하였으며 소자 파라미터인 채널두께, 산화막두께, 도핑농도 등에 대하여 드레인유도장벽감소의 변화를 관찰하고자 한다.

Abstract ▼ AI-Helper 아이콘AI-Helper

In this paper, drain induced barrier lowering(DIBL) has been analyzed as one of short channel effects occurred in double gate(DG) MOSFET. The DIBL is very important short channel effects as phenomenon that barrier height becomes lower since drain voltage influences on potential barrier of source in ...

Keyword

#도핑분포   #가우시안 분포   #포아송방정식   #단채널효과   #이중게이트 MOSFET  

AI 본문요약
AI-Helper 아이콘 AI-Helper

* AI 자동 식별 결과로 적합하지 않은 문장이 있을 수 있으니, 이용에 유의하시기 바랍니다.

문제 정의

  • 그러나 드레인유도장벽감소현상에 대하여 언급하지 않았으며 소자파라미터에 대한 구체적인 고찰도하지 않았다. 이에 본 연구에서는 Tiwari의 모델을 설명하고 장단점을 분석한 후, 드레인유도장벽감소현상을 소자파라미터의 변화에 대하여 고찰하고자 한다. 소자파라미터로는 게이트산화막의 두께, 채널의 두께 및 도핑농도 및 형태 등을 사용할 것이다.
  • 문턱전압을 유도할 때 소자파라미터에 대하여 변화가 발생하며 이는 드레인유도장벽감소 현상에도 영향을 미친다. 그러므로 본 연구에서는 소자파라미터에 대한 드레인유도장벽감소현상을 채널도핑농도의 변화에 대하여 고찰할 것이다.
  • 이러한 현상은 낮은 게이트전압으로 소자를 ON시킬 수 있어 문턱전압에 영향을 미치게 된다. 본 연구에서는 가우스함수의 파라미터인 이온주입의 범위 및 분포편차가 드레인유도장벽감소에 미치는 영향을 분석하고자 한다.
  • 본 연구에서는 이중게이트 MOSFET에서 발생하는 단채널효과 중 하나인 드레인유도장벽감소에 대하여 분석하였다. 드레인유도장벽감소를 해석하기 위하여 이미 발표된 논문에서 타당성이 입증된 포아송방정식의 해석학적 전위분포를 이용하였다.
본문요약 정보가 도움이 되었나요?

질의응답

핵심어 질문 논문에서 추출한 답변
드레인유도장벽감소 현상이란 무엇인가? 본 연구에서는 이중게이트(Double Gate; DG) MOSFET에서 발생하는 단채널효과 중 하나인 드레인유기장벽 감소(Drain Induced Barrier Lowering; DIBL)에 대하여 분석하고자 한다. 드레인유도장벽감소 현상은 채널의 길이가 짧아질 때 드레인 전압이 소스측 전위장벽에 영향을 미쳐 장벽의 높이를 감소시키는 현상으로써 단채널에서 발생하는 매우 중요한 효과이다. 본 연구에서는 DIBL을 해석하기 위하여 이미 발표된 논문에서 타당성이 입증된 포아송 방정식의 해석학적 전위분포를 이용할 것이다.
단채널효과에는 어떤 것들이 있는가? 소자의 크기가 감소 하면서 특히 문턱전압이하 특성에서 많은 문제가 발생하고있다. 즉, 단채널효과중에는문턱전압이하스윙 특성의 저하, 문턱전압의 급격한 변화 그리고 드레인유기 장벽감소와 같은 현상들이 있으며 이들은 소자의 특성 저하에 큰 영향을 미치고 있다. 메모리의 용량이 기가바이트단위로 증가하면서 소자크기의 감소는 필연적인 사항이 되었다.
채널도핑강도가 증가하면 무엇이 감소하는가? 채널도핑강도에따라 소자파라미터 즉, 채널도핑의 형태 및 게이트산화막두께, 그리고 채널길이 및 두께 등을 파라미터로 분석 하였다. 분석결과 도핑강도가 증가하면 드레인유도장벽감소가 감소하는 것을 알 수 있었으며 감소현상은 도핑분포의 형태를 결정하는 이온주입범위 및 분포편차에 크게 영향을 받고 있다는 것을 알 수 있었다.
질의응답 정보가 도움이 되었나요?

참고문헌 (9)

  1. J.E.Suseno, M.T.Ahmadi, M.A.Riyadi and R.Ismail, "Extraction of SPICE Model for Double Gate Vertical MOSFET," 2009 3th Asia International Conference on Modeling & Simulation, pp.761-766, 2009. 

  2. H.K.Jung and S.Dimitrijev,"Analysis of Subthreshold Carrier Transport for Ultimate DGMOSFET", IEEE Trans. Electron Devices, vol.53, no.4, pp.685-691, 2006. 

    상세보기 crossref

  3. S.Namana, S.Baishya and K.Koley," A Subthreshold Surface Potential Modeling of Drain/Source Edge Effect on Double Gate MOS Transistor," 2010 International Conference on Electronics and Information Engineering, vol. 1, pp.87-91, 2010. 

  4. A. Sahoo, P.Kumar and S. Mahapatra,"A Computationally Efficient Generalized Poisson Solution for Independent Double-Gate Transistors," IEEE Trans. Electron Devices, vol. 57, no.3, pp.632-636, 2010. 

    상세보기 crossref

  5. P.K. Tiwari, S. Kumar, S. Mittal, V. Srivastava, U. Pandey and S. Jit, "A 2D Analytical Model of the Channel Potential and Threshold Voltage of Double-Gate(DG) MOSFETs with Vertical Gaussian Doping Profile," IMPACT-2009, pp.52-55, 2009. 

  6. A.S.Havaldar, G.Katti, N.DasGupta and A.Das Gupta,"Subthreshold Current Model of FinFETs Based on Analytical Solution of 3-D Poisson's Equation," IEEE Trans. Electron Devices, vol. 53, no.4, pp.737-741, 2006. 

    상세보기 crossref

  7. G. Zhang, Z. Shao and K. Zhou, "Threshold voltage model for short channel FD-SOI MOSFETs with vertical Gaussian profile," IEEE Tran. Electron Devices, vol. 55, pp.803-809, 2008. 

    상세보기 crossref

  8. 정학기 ,"비선형도핑분포를 이용한 DGMOSFET의 산화막두께에 대한 문턱전압이하 특성분석," 한국 해양정보통신학회 논문지, vol.15, no.7, pp.1537-1542, 2011. 

    원문보기 상세보기 crossref

  9. Hak Kee Jung,"Analysis of Doping Profile Dependent Threshold Voltage for DGMOSFET Using Gaussian Function", International Journal of KIMICS, Vol.9, No. 3, pp.310-314, 2011. 

저자의 다른 논문 :

관련 콘텐츠

오픈액세스(OA) 유형

GOLD

오픈액세스 학술지에 출판된 논문

저작권 관리 안내
섹션별 컨텐츠 바로가기

AI-Helper ※ AI-Helper는 오픈소스 모델을 사용합니다.

AI-Helper 아이콘
AI-Helper
안녕하세요, AI-Helper입니다. 좌측 "선택된 텍스트"에서 텍스트를 선택하여 요약, 번역, 용어설명을 실행하세요.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.

선택된 텍스트

맨위로