최소 단어 이상 선택하여야 합니다.
최대 10 단어까지만 선택 가능합니다.
다음과 같은 기능을 한번의 로그인으로 사용 할 수 있습니다.
NTIS 바로가기한국정보통신학회논문지 = Journal of the Korea Institute of Information and Communication Engineering, v.16 no.3, 2012년, pp.579 - 584
In this paper, drain induced barrier lowering(DIBL) has been analyzed as one of short channel effects occurred in double gate(DG) MOSFET. The DIBL is very important short channel effects as phenomenon that barrier height becomes lower since drain voltage influences on potential barrier of source in ...
* AI 자동 식별 결과로 적합하지 않은 문장이 있을 수 있으니, 이용에 유의하시기 바랍니다.
핵심어 | 질문 | 논문에서 추출한 답변 |
---|---|---|
드레인유도장벽감소 현상이란 무엇인가? | 본 연구에서는 이중게이트(Double Gate; DG) MOSFET에서 발생하는 단채널효과 중 하나인 드레인유기장벽 감소(Drain Induced Barrier Lowering; DIBL)에 대하여 분석하고자 한다. 드레인유도장벽감소 현상은 채널의 길이가 짧아질 때 드레인 전압이 소스측 전위장벽에 영향을 미쳐 장벽의 높이를 감소시키는 현상으로써 단채널에서 발생하는 매우 중요한 효과이다. 본 연구에서는 DIBL을 해석하기 위하여 이미 발표된 논문에서 타당성이 입증된 포아송 방정식의 해석학적 전위분포를 이용할 것이다. | |
단채널효과에는 어떤 것들이 있는가? | 소자의 크기가 감소 하면서 특히 문턱전압이하 특성에서 많은 문제가 발생하고있다. 즉, 단채널효과중에는문턱전압이하스윙 특성의 저하, 문턱전압의 급격한 변화 그리고 드레인유기 장벽감소와 같은 현상들이 있으며 이들은 소자의 특성 저하에 큰 영향을 미치고 있다. 메모리의 용량이 기가바이트단위로 증가하면서 소자크기의 감소는 필연적인 사항이 되었다. | |
채널도핑강도가 증가하면 무엇이 감소하는가? | 채널도핑강도에따라 소자파라미터 즉, 채널도핑의 형태 및 게이트산화막두께, 그리고 채널길이 및 두께 등을 파라미터로 분석 하였다. 분석결과 도핑강도가 증가하면 드레인유도장벽감소가 감소하는 것을 알 수 있었으며 감소현상은 도핑분포의 형태를 결정하는 이온주입범위 및 분포편차에 크게 영향을 받고 있다는 것을 알 수 있었다. |
J.E.Suseno, M.T.Ahmadi, M.A.Riyadi and R.Ismail, "Extraction of SPICE Model for Double Gate Vertical MOSFET," 2009 3th Asia International Conference on Modeling & Simulation, pp.761-766, 2009.
H.K.Jung and S.Dimitrijev,"Analysis of Subthreshold Carrier Transport for Ultimate DGMOSFET", IEEE Trans. Electron Devices, vol.53, no.4, pp.685-691, 2006.
S.Namana, S.Baishya and K.Koley," A Subthreshold Surface Potential Modeling of Drain/Source Edge Effect on Double Gate MOS Transistor," 2010 International Conference on Electronics and Information Engineering, vol. 1, pp.87-91, 2010.
A. Sahoo, P.Kumar and S. Mahapatra,"A Computationally Efficient Generalized Poisson Solution for Independent Double-Gate Transistors," IEEE Trans. Electron Devices, vol. 57, no.3, pp.632-636, 2010.
P.K. Tiwari, S. Kumar, S. Mittal, V. Srivastava, U. Pandey and S. Jit, "A 2D Analytical Model of the Channel Potential and Threshold Voltage of Double-Gate(DG) MOSFETs with Vertical Gaussian Doping Profile," IMPACT-2009, pp.52-55, 2009.
A.S.Havaldar, G.Katti, N.DasGupta and A.Das Gupta,"Subthreshold Current Model of FinFETs Based on Analytical Solution of 3-D Poisson's Equation," IEEE Trans. Electron Devices, vol. 53, no.4, pp.737-741, 2006.
G. Zhang, Z. Shao and K. Zhou, "Threshold voltage model for short channel FD-SOI MOSFETs with vertical Gaussian profile," IEEE Tran. Electron Devices, vol. 55, pp.803-809, 2008.
Hak Kee Jung,"Analysis of Doping Profile Dependent Threshold Voltage for DGMOSFET Using Gaussian Function", International Journal of KIMICS, Vol.9, No. 3, pp.310-314, 2011.
*원문 PDF 파일 및 링크정보가 존재하지 않을 경우 KISTI DDS 시스템에서 제공하는 원문복사서비스를 사용할 수 있습니다.
오픈액세스 학술지에 출판된 논문
※ AI-Helper는 부적절한 답변을 할 수 있습니다.