$\require{mediawiki-texvc}$

연합인증

연합인증 가입 기관의 연구자들은 소속기관의 인증정보(ID와 암호)를 이용해 다른 대학, 연구기관, 서비스 공급자의 다양한 온라인 자원과 연구 데이터를 이용할 수 있습니다.

이는 여행자가 자국에서 발행 받은 여권으로 세계 각국을 자유롭게 여행할 수 있는 것과 같습니다.

연합인증으로 이용이 가능한 서비스는 NTIS, DataON, Edison, Kafe, Webinar 등이 있습니다.

한번의 인증절차만으로 연합인증 가입 서비스에 추가 로그인 없이 이용이 가능합니다.

다만, 연합인증을 위해서는 최초 1회만 인증 절차가 필요합니다. (회원이 아닐 경우 회원 가입이 필요합니다.)

연합인증 절차는 다음과 같습니다.

최초이용시에는
ScienceON에 로그인 → 연합인증 서비스 접속 → 로그인 (본인 확인 또는 회원가입) → 서비스 이용

그 이후에는
ScienceON 로그인 → 연합인증 서비스 접속 → 서비스 이용

연합인증을 활용하시면 KISTI가 제공하는 다양한 서비스를 편리하게 이용하실 수 있습니다.

벌크 FinFET의 기술 동향 및 이슈
Trend and issues of the bulk FinFET 원문보기

진공 이야기 = Vacuum magazine, v.3 no.1, 2016년, pp.16 - 21  

이종호 (서울대학교 전기 정보 공학부) ,  최규봉 (서울대학교 전기 정보 공학부)

Abstract ▼ AI-Helper 아이콘AI-Helper

FinFETs are able to be scaled down to 22 nm and beyond while suppressing effectively short channel effect, and have superior performance compared to 2-dimensional (2-D) MOSFETs. Bulk FinFETs are built on bulk Si wafers which have less defect density and lower cost than SOI(Silicon-On-Insulator) wafe...

AI 본문요약
AI-Helper 아이콘 AI-Helper

* AI 자동 식별 결과로 적합하지 않은 문장이 있을 수 있으니, 이용에 유의하시기 바랍니다.

성능/효과

  • 그 이후 1980년대부터 평탄채널 구조를 가진 MOSFET은 미세 반도체 산업 전반에 걸쳐 핵심적인 기술로 도약했다. 평탄채널 구조 MOSFET의 채널 길이가 수 ㎛에서 수십 ㎚ 단위로 축소화되면서 ICs의 동작속도 개선, 집적도 증가, 생산 단가 감소가 가능하게 되었다. 하지만, 이런 평탄 채널 구조 MOSFET의 축소화는 단 채널 효과(short channel effects)인 문턱전압(Vt) 감소, SS(Subthreshold Swing)와 DIBL(Drain Induced Barrier Lowering)의 특성저하를 가져왔고, 소자 사이의 채널 도핑 편차에 따른 소자 특성 산포의 증가, 게이트 산화막을 통한 터널링으로 인한 누설전류 증가와 같은 문제점들을 야기시켰다.
본문요약 정보가 도움이 되었나요?

질의응답

핵심어 질문 논문에서 추출한 답변
FinFET이라고 불리는 삼중-게이트 MOSFET의 특징은? 삼중-게이트 MOSFET에서도 이와 같은 원리로 단 채널 효과가 억제되지만 구조적인 면에서 게이트 전극이 삼면에 위치한다는 차이를 가진다 [6, 7]. 기존의 평탄채널 구조가 아닌 삼차원 구조 MOSFET의 연구가 활 발히 진행 되어 왔고 그 중에서도 물고기의 지느러미(fin) 를 닮아 FinFET이라고 불리는 삼중-게이트 MOSFET은 고성능을 유지하면서 뛰어난 축소화 특성을 가지고 기존 평탄채널 구조 MOSFET과 공정기술에 있어 좋은 호환성 을 가진다.
평탄채널 구조 MOSFET의 축소화 한계를 극복하기 위해 도입된 새로운 구조의 소자에는 무엇이 있는가? 평탄채널 구조 MOSFET의 축소화 한계를 극복하기 위 해서 여러 새로운 구조의 소자가 도입되었다. 이들 중에 는 매몰 산화막 위에 실리콘 박막을 가지는 SOI(SiliconOn-Insulator) 웨이퍼 상에서 제작된 단일-게이트 형 태 MOSFET이 있고 [1, 2], 이중/삼중-게이트 형태 MOSFET이 있다 [3, 4]. 이런 새로운 구조의 MOSFET들 은 벌크 실리콘에서 제작된 기존 평탄채널 구조 MOSFET 에 비해 축소화에 보다 큰 이점을 가진다 [5].
SOI 기판 에서 제작된 MOSFET의 장점은? 이런 새로운 구조의 MOSFET들 은 벌크 실리콘에서 제작된 기존 평탄채널 구조 MOSFET 에 비해 축소화에 보다 큰 이점을 가진다 [5]. SOI 기판 에서 제작된 MOSFET은 실리콘 박막으로 인해 소스/드 레인 접합 아래에 누설전류 경로가 없으며 이중-게이트 MOSFET은 전극이 위/아래 또는 좌/우에 위치함으로써 채널에 대한 게이트의 통제력을 증가시켜 단 채널 효과를 감소시킨다. 삼중-게이트 MOSFET에서도 이와 같은 원리로 단 채널 효과가 억제되지만 구조적인 면에서 게이트 전극이 삼면에 위치한다는 차이를 가진다 [6, 7].
질의응답 정보가 도움이 되었나요?

참고문헌 (30)

  1. J. Kedzierski, P. Xuan, V. Subramanian, E. Anderson, J. Bokor, T.-J. King, and C. Hu, Superlattices and Microstructures 28, 445 (2000). 

    상세보기 crossref

  2. T. Low, F. F. Li, C. Shen, Y.-C. Yeo, Y. T. Hou, C. Zhu, A. Chin, and D. L. Kwong, Appl. Phys. Lett. 85, 2402 (2004). 

    상세보기 crossref

  3. Y.-K. Choi, N. Lindert, P. Xuan, S. Tang, D. Ha, E. Anderson, T.-J. King, J. Bokor, C. Hu, IEDM Tech. Dig. 421 (2001). 

  4. B. Doyle, B. Boyanov, S. Datta, M. Doczy, S. Hareland, B. Jin, J. Kavalieros, T. Linton, R. Rios, and R. Chau, Tech. Dig. of Symposium on VLSI Tech. 133 (2003). 

  5. C. H. Wann, K. Noda, T. Tanaka, M. Yoshida, and C. Hu, IEEE Trans. Electron Devices 43, 1742 (1996). 

    상세보기 crossref

  6. H.-S. P. Wong, K. K. Chan, and Y. Taur, IEDM Tech. Dig. 427 (1997). 

  7. I. Ferain, C. A. Colinge, and J.-P. Colinge, Nature 479, 310 (2011). 

    상세보기 crossref

  8. D. Hisamoto, W.-C. Lee, J. Kedzierski, E. Anderson, H. Takeuchi, K. Asano, T.-J. King, J. Bokor, C. Hu, IEDM Tech. Dig. 1032 (1998). 

  9. D. Hisamoto, W.-C. Lee, J. Kedzierski, E. Anderson, H. Takeuchi, K. Asano, C. Kuo, E. Anderson, T.-J. King, J. Bokor, IEEE Trans. Electron Devices 47, 2320 (2000). 

    상세보기 crossref

  10. J.-P. Colinge, Silicon-on-Insulator Technology: Materials to VLSI, Kluwer Academic Publishers, Dordrecht, (1991). 

  11. T. Park, E. Yoon, and J.-H. Lee, IEEE Physica E 19, 6 (2003). 

    상세보기 crossref

  12. T. Park, H. J. Cho, J. D. Choe, S. Y. Han, D. Park, K. Kim, E. Yoon, and J.-H. Lee, IEEE Trans. Electron Devices 53, 481, (2006). 

    상세보기 crossref

  13. J.-H. Lee, Nano Devices and Circuit Techniques for low-energy applications and energy harvesting, Springer, 33 (2015) 

  14. K. Okano, T. Izumida, H. Kawasaki, A. Kaneko, A. Yagishita, T. Kanemura, M. Kondo, S. Ito, N. Aoki, K. Miyano, T. Ono, K. Yahashi, K. Iwade, T. Kubota, T. Matsushita, I. Mizushima, S. Inaba, K. Ishimaru, K. Suguro, K. Eguchi, Y. Tsunashima, and H. Ishiuchi, IEDM Tech. Dig., 721 (2005). 

  15. F. Zhong, A. Sinha, IEDM 52 (2014). 

  16. M. Yabuuchi, M. Morimoto, Y. Tsukamoto, S. Tanaka, K. Tanaka, M. Tanaka, K. Nii, IEDM 56 (2014). 

  17. C. Liu, H. Nam, K. Kim, S. Choo, H. Kim, H. Kim, Y. Kim, S. Lee, J. Kim, J. J. Kim, L. Hwang, S. Ha, M.-J. Jin, H. C. Sagong, J.-K. Park, S. Pae, J. P, IEDM 277 (2015). 

  18. J.-R. Hwang, T.-L. Lee, H.-C. Ma, T.-C. Lee, T.-H. Chung, C.-Y. Chang, S.-D. Liu, B.-C. Perng, J.-W. hsu, M.-Y. Lee, C.-Y. Ting, C.-C. Huang, J.-H. Wang, J.-H. Shieh, and F.-L. Yang, IEDM Tech. Dig., 154 (2005) 

  19. E. S. Cho, T.-Y. Kim, B. K. Cho, C.-H. Lee, J. J. Lee, A. Fayrushin, C. Lee, D. Park, and B.-I. Ryu, Symp. On VLSI Tech. Dig., 90 (2006). 

  20. C. Lee, J.-M. Yoon, C.-H. Lee, J. C. Park, T. Y. Kim, H. S. Kang, S. K. Sung, E. S. Cho, H. J. Cho, Y. J. Ahn, D. Park, K. Kim, and B.-I. Ryu, IEDM Tech. Dig., 61 (2004). 

  21. D.-H. Lee, S.-G. Lee, J. R. Yoo, G.-H. Buh, G. H. Yon, D.-W. Shin, D. K. Lee, H.-S. Byun, I. S. Jung, T.-S. Park, Y. G. Shin, S. Choi, U.-I. Chung, J.-T. Moon, and B.-I. Ryu, Symp. On VLSI Tech. Dig., 164 (2007) 

  22. http://newsroom.intel.com/docs/DOC-2032 

  23. S. Natarajan, et al., IEDM 71 (2014). 

  24. http://www.samsung.com/semiconductor/insights/news/24581 

  25. C. Y. Kang, C. Sohn, R.-H. Baek, C. Hobbs, P. Kirsch, R. Jammy, Symp. On VLSI Tech. Dig. 90 (2013). 

  26. K.-I Seo, et al., Symp. On VLSI Tech. Dig. 1-2 (2014). 

  27. S. Gupta, V. Moroz, L. Smith, Q. Lu, K. C. Saraswat, IEDM Tech. Dig. 641 (2013). 

  28. G. Eneman, G. Hellings, A. De Keersgieter, N. Collaert, A. Thean, IEDM Tech. Dig. 320 (2013). 

  29. D. Jang, E. Bury, R. Ritzenthaler, M. G. Bardon, T. Chiarella, K. Miyaguchi, P. Raghavan, A. Mocuta, G. Groeseneken, A. Mercha, D. Verkest, A. Thean, IEDM 289 (2015). 

  30. K.-B. Choi, J. Shin, J.-H. Lee, J. Nanosci. Nanotechno. (to be published). 

저자의 다른 논문 :

관련 콘텐츠

오픈액세스(OA) 유형

BRONZE

출판사/학술단체 등이 한시적으로 특별한 프로모션 또는 일정기간 경과 후 접근을 허용하여, 출판사/학술단체 등의 사이트에서 이용 가능한 논문

섹션별 컨텐츠 바로가기

AI-Helper ※ AI-Helper는 오픈소스 모델을 사용합니다.

AI-Helper 아이콘
AI-Helper
안녕하세요, AI-Helper입니다. 좌측 "선택된 텍스트"에서 텍스트를 선택하여 요약, 번역, 용어설명을 실행하세요.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.

선택된 텍스트

맨위로