$\require{mediawiki-texvc}$

연합인증

연합인증 가입 기관의 연구자들은 소속기관의 인증정보(ID와 암호)를 이용해 다른 대학, 연구기관, 서비스 공급자의 다양한 온라인 자원과 연구 데이터를 이용할 수 있습니다.

이는 여행자가 자국에서 발행 받은 여권으로 세계 각국을 자유롭게 여행할 수 있는 것과 같습니다.

연합인증으로 이용이 가능한 서비스는 NTIS, DataON, Edison, Kafe, Webinar 등이 있습니다.

한번의 인증절차만으로 연합인증 가입 서비스에 추가 로그인 없이 이용이 가능합니다.

다만, 연합인증을 위해서는 최초 1회만 인증 절차가 필요합니다. (회원이 아닐 경우 회원 가입이 필요합니다.)

연합인증 절차는 다음과 같습니다.

최초이용시에는
ScienceON에 로그인 → 연합인증 서비스 접속 → 로그인 (본인 확인 또는 회원가입) → 서비스 이용

그 이후에는
ScienceON 로그인 → 연합인증 서비스 접속 → 서비스 이용

연합인증을 활용하시면 KISTI가 제공하는 다양한 서비스를 편리하게 이용하실 수 있습니다.

[국내논문] CMP의 화학 기계적 균형 원문보기

기계저널 : 大韓機械學會誌, v.56 no.7, 2016년, pp.36 - 39  

정해도 (부산대학교 기계공학부)

초록
AI-Helper 아이콘AI-Helper

이 글에서는 1G DR AM급 이상의 고집적 반도체 소자를 제조하기 위해 필수적인 표면 평탄화 방법으로 CMP(Chemical Mechanical Planarization) 공정을 소개한다. 특히 반도체 소자를 구성하는 재료의 화학적 반응과 기계적 마멸 정도에 적합한 연마(polishing) 처방을 제공하고자 한다.

AI 본문요약
AI-Helper 아이콘 AI-Helper

* AI 자동 식별 결과로 적합하지 않은 문장이 있을 수 있으니, 이용에 유의하시기 바랍니다.

대상 데이터

  • 그림 6은 화학반응과 기계적 마멸 정도의 조합에 따라 전자재료를 분류한 것이다. CMP 첫째로 ETAETR재료는 구리, 알루미늄 및 텅스텐과 같은 금속 배선재료이다. 즉 연마 슬러리에 의해 쉽게 화학반응을 하고 콜로이달 실리카에 의해 제거될 수 있다.
  • 즉 연마 슬러리에 의해 쉽게 화학반응을 하고 콜로이달 실리카에 의해 제거될 수 있다. 둘째는 DTA-ETR재료로서 산화막(SiO2) 절연재료이다. 스크래치가 일어나기 힘들지만 알칼리 수용액 내에서는 쉽게 수화된다.
  • 셋째는 ETA-DTR재료로서 MEMS나 집적회로에 사용되는 SU-8과 같은 고분자 절연재료이며, 경도는 낮으나 화학적으로 매우 안정된 재료이다. 마지막으로 DTA- DTR재료는 높은 경도와 화학적 안정성을 확보한 SiC, GaN와 같은 화합물 반도체 재료이다.
본문요약 정보가 도움이 되었나요?

질의응답

핵심어 질문 논문에서 추출한 답변
소자 표면의 평탄화 목적은 무엇인가? 1980년대 말, 미국 IBM에서는 서브마이크론 이하의 선폭과 다층 배선을 갖는 초집적 반도체를 얻기 위해서는 소자 표면의 평탄화(planarization)가 필수적이며, 이를 실현하기 위한 강력한 방법으로서 화학 기계적 연마(CMP)를 적용한 것이 시초이며, 지금 10nm급의 디바이스를 얻기 위한 핵심공정이 되었다. CMP는 박막형성, 로광 및 식각을 통해 형성된 패턴의 상부에 연속적으로 패턴을 만들기 위해서 하부 패턴 표면을 평탄화 시키는 것이다.
평탄화의 메커니즘 원리는 어떻게 되는가? 평탄화의 메커니즘은 화학적 및 기계적 에너지의 하이브리드 작용에 의한 이방적(anisotropic) 재료 제거이다. 즉, 소자의 돌출부에 압력이 집중되고 기계적 접촉이 선택적으로 일어나 돌출부를 우선적으로 제거하여 평탄화시킨다는 것이다. 그림 4는 일반적으로 반도체 공정에 주로 적용되고 있는 화학반응에 의한 등방적 제거와 CMP의 차이점을 설명하고 있다.
CMP란 무엇인가? 1980년대 말, 미국 IBM에서는 서브마이크론 이하의 선폭과 다층 배선을 갖는 초집적 반도체를 얻기 위해서는 소자 표면의 평탄화(planarization)가 필수적이며, 이를 실현하기 위한 강력한 방법으로서 화학 기계적 연마(CMP)를 적용한 것이 시초이며, 지금 10nm급의 디바이스를 얻기 위한 핵심공정이 되었다. CMP는 박막형성, 로광 및 식각을 통해 형성된 패턴의 상부에 연속적으로 패턴을 만들기 위해서 하부 패턴 표면을 평탄화 시키는 것이다. 그림 3은 평탄화 여부에 따라 형성된 소자의 단면 구조의 차이를 보여주고 있다.
질의응답 정보가 도움이 되었나요?

저자의 다른 논문 :

관련 콘텐츠

저작권 관리 안내
섹션별 컨텐츠 바로가기

AI-Helper ※ AI-Helper는 오픈소스 모델을 사용합니다.

AI-Helper 아이콘
AI-Helper
안녕하세요, AI-Helper입니다. 좌측 "선택된 텍스트"에서 텍스트를 선택하여 요약, 번역, 용어설명을 실행하세요.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.

선택된 텍스트

맨위로