최소 단어 이상 선택하여야 합니다.
최대 10 단어까지만 선택 가능합니다.
다음과 같은 기능을 한번의 로그인으로 사용 할 수 있습니다.
NTIS 바로가기Journal of the Institute of Electronics and Information Engineers = 전자공학회논문지, v.54 no.2 = no.471, 2017년, pp.47 - 52
In this paper, CMOS SAR A/D converter 1.8V supply for the design of an A/D converter having an middle speed for the biological signal processing was designed. This paper proposes design of a 10-bit SAR Analog to Digital Converter improving linearity driven by MSB node of C-DAC array divided into 4 e...
* AI 자동 식별 결과로 적합하지 않은 문장이 있을 수 있으니, 이용에 유의하시기 바랍니다.
핵심어 | 질문 | 논문에서 추출한 답변 |
---|---|---|
체내 삽입용 생체신호처리 시스템은 어떤 환경에서 동작 되는가? | 현대 사회가 점차 복지와 편의성이 강조됨에 따라, 저 전력 집적회로 기술에 대한 연구가 활발하게 이루어지고 있다. 체내 삽입용 생체신호처리 시스템의 경우, 저전력, 적당한 해상도(8-12비트)와 중간 속도의 샘플링 주기에서 동작하는 것이 일반적이다. | |
SAR(Successive Approximation Register) A/D변환 기의 특징은? | SAR(Successive Approximation Register) A/D변환 기는 정적전력을 소모하지 않아서 저전력의 중간 해상도, 동작 속도 설계에 적합하다. 생체신호 처리의 정확성을 위해 샘플링 입력 값을 오차 없이 변환해야 하므로 C-DAC의 정확도를 높이는 방법이 사용되거나 [1~2] 새로운 형태의 스위치를 도입하여 정확성을 증가시키는 방식을 이용하고 있다 [3~4] . | |
MSB단의 초기에 읽는 데이터가 정확하지 않을 때, 정확한 데이터를 얻기 위해 사용하는 방법은? | 이러한 정확도를 개선하기 위해서 사용한 기법은 MSB 단을 같은 크기의 커패시터 양으로 4분할하는 것이다. 그림 2은 아이디어를 적용하지 않은 일반적인 C-DAC array 회로의 모습이고, 그림 3은 제안된 MSB 단이 적용된 C-DAC array의 블록다이어그램이다. |
Tsung-Che Lu, Lan-Da Van, Chi-Sheng Lin, Chun-Ming Huang, "A 0.5V 1KS/s 2.5nW 8.52-ENOB 6.8fJ/Conversion-Step SAR ADC for Biomedical Applications," 2011 IEEE CICC, pp. 1-4, San Jose, CA, Sept 2011.
Sang-Hyun Cho, Chang-Kyo Lee, Jong-Kee Kwon, Seung-Tak Ryu, "A 550-uW 10-b 40-MS/s SAR ADC With Multistep Addition-Only Digital Error Correction," IEEE JSSC, Vol. 46, no. 8, pp. 1881-1892, Aug 2011.
Chun-Cheng Liu, Soon-Jyh Chang, Guan-Ying Huang, Yin-Zu Lin, "A 0.92mW 10-bit 50-MS/s SAR ADC in $0.13{\mu}m$ CMOS Process," 2009 Symposium on VLSI Circuits, pp. 236-237, Kyoto, Japan, Jun 2009.
Yung-Hui Chung, Meng-Hsuan Wu, and Hung-Sung Li "A 12-bit 8.47-fJ/Conversion-Step Capacitor-Swapping SAR ADC in 110-nm CMOS," IEEE Transactions on and systems, Vol. 62, NO.1, Jan 2015.
Yan Zhu, Chi-Hang Chan, U-Fat Chio, Sai-Weng Sin, Seng-Pan U, Rui Paulo Martins and Franco Maloberti, "Split-SAR ADCs: Improved Linearity With Power and Speed Optimization," IEEE Transactions on VLSI Systems, Vol. 22, NO. 2, Feb 2014.
Howard Tang, Zhuo Chao Sun, Kin Wai Roy Chew, Liter Siek "A 1.33 uW 8.02-ENOB 100 kS/s Successive Approximation ADC With Supply Reduction Technique for Implantable Retinal Prosthesis," IEEE J. Solid-State Circuits, Vol. 50, NO.4, April 2015.
Jin-Yi Lin, Chih-Cheng Hsieh, "A 0.3 V 10-bit 1.17f SAR ADC With Merge and Split Switching in 90nm CMOS," IEEE Transactions on and systems, Vol. 62, NO.1, Jan 2015.
Guan-Ying Huang, Soon-Jyh Chang, Chun-Cheng Liu, Ying-Zu Lin "A $1-{\mu}m$ 10-bit 200-kS/s SAR ADC With a Bypass Window for Biomedical Applications," IEEE J. Solid-State Circuits, Vol. 47, pp. 2783-2795, Nov 2012.
Y Chen, X. Zhu, T. Hirotaka. "Split capacitor DAC mismatch calibration in successive approximation ADC," J. IEEE CICC, pp. 279-282, San jose, CA, Sept 2009.
*원문 PDF 파일 및 링크정보가 존재하지 않을 경우 KISTI DDS 시스템에서 제공하는 원문복사서비스를 사용할 수 있습니다.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.