$\require{mediawiki-texvc}$

연합인증

연합인증 가입 기관의 연구자들은 소속기관의 인증정보(ID와 암호)를 이용해 다른 대학, 연구기관, 서비스 공급자의 다양한 온라인 자원과 연구 데이터를 이용할 수 있습니다.

이는 여행자가 자국에서 발행 받은 여권으로 세계 각국을 자유롭게 여행할 수 있는 것과 같습니다.

연합인증으로 이용이 가능한 서비스는 NTIS, DataON, Edison, Kafe, Webinar 등이 있습니다.

한번의 인증절차만으로 연합인증 가입 서비스에 추가 로그인 없이 이용이 가능합니다.

다만, 연합인증을 위해서는 최초 1회만 인증 절차가 필요합니다. (회원이 아닐 경우 회원 가입이 필요합니다.)

연합인증 절차는 다음과 같습니다.

최초이용시에는
ScienceON에 로그인 → 연합인증 서비스 접속 → 로그인 (본인 확인 또는 회원가입) → 서비스 이용

그 이후에는
ScienceON 로그인 → 연합인증 서비스 접속 → 서비스 이용

연합인증을 활용하시면 KISTI가 제공하는 다양한 서비스를 편리하게 이용하실 수 있습니다.

무접합 원통형 게이트 MOSFET에서 문턱전압이동 분석을 위한 문턱전압이하 전류 모델
Subthreshold Current Model for Threshold Voltage Shift Analysis in Junctionless Cylindrical Surrounding Gate(CSG) MOSFET 원문보기

한국정보통신학회논문지 = Journal of the Korea Institute of Information and Communication Engineering, v.21 no.4, 2017년, pp.789 - 794  

정학기 (Department of Electronic Engineering, Kunsan National University)

초록
AI-Helper 아이콘AI-Helper

본 논문에서는 무접합 원통형 MOSFET의 해석학적 전위분포를 이용하여 문턱전압이하 전류모델을 제시하고 이를 이용하여 문턱전압이동을 해석하였다. 무접합 원통형 MOSFET는 채널을 게이트 단자가 감싸고 있기 때문에 캐리어 흐름을 제어하는 게이트 단자의 능력이 매우 우수하다. 본 연구에서는 쌍곡선 전위분포모델을 이용하여 포아송방정식을 풀고 이 때 얻어진 중심 전위분포를 이용하여 문턱전압이하 전류 모델을 제시하였다. 제시된 전류모델을 이용하여 $0.1{\mu}A$의 전류가 흐를 때 게이트 전압을 문턱전압으로 정의하고 2차원 시뮬레이션 값과 비교하였다. 비교결과 잘 일치하였으므로 이 전류모델을 이용하여 채널크기 및 도핑농도에 따라 문턱전압이동을 고찰하였다. 결과적으로 채널 반지름이 증가할수록 문턱전압이동은 매우 크게 나타났으며 산화막 두께가 증가할 경우도 문턱전압이동은 증가하였다. 채널 도핑농도에 따라 문턱전압을 관찰한 결과, 소스/드레인과 채널 간 도핑농도의 차이가 클수록 문턱전압은 크게 증가하는 것을 관찰하였다.

Abstract ▼ AI-Helper 아이콘AI-Helper

Subthreshold current model is presented using analytical potential distribution of junctionless cylindrical surrounding-gate (CSG) MOSFET and threshold voltage shift is analyzed by this model. Junctionless CSG MOSFET is significantly outstanding for controllability of gate to carrier flow due to cha...

주제어

#무접합   #원통형 MOSFET   #문턱전압이동   #채널 반지름  

AI 본문요약
AI-Helper 아이콘 AI-Helper

* AI 자동 식별 결과로 적합하지 않은 문장이 있을 수 있으니, 이용에 유의하시기 바랍니다.

문제 정의

  • 동일한 소자파라미터의 조건 하에서 본 논문에서 제시한 문턱전압이동은 2차원 시뮬레이션에 의한 ∅min을 이용하는 방법과 Hu의 해석학적 모델과 잘 일치하는 것을 관찰할 수 있다. 그러므로 본 논문의 전류 및 문턱전압모델을 이용하여 채널크기 및 도핑농도에 따른 문턱전압 이동에 관하여 고찰할 것이다.
  • 이 경우 공정을 보다 단순히 할 수 있으며 단채널효과를 감소시킬 수 있다[4]. 본 논문에서는 무접합 원통형 MOSFET의 경우 문턱전압이동 현상을 채널크기 및 채널도핑 농도에 따라 관찰하고자 한다. 이를 위하여 포아송방정식에서부터 유도한 해석학적 전위분포를 이용할 것이다.
  • 본 논문에서는 무접합 원통형 MOSFET의 해석학적 전위분포를 이용하여 간단한 문턱전압이하 전류모델을 제시하고 이를 이용하여 문턱전압이동과 같은 단채널 효과를 관찰하였다. 무접합 원통형 MOSFET의 경우는 채널을 게이트 단자가 감싸고 있기 때문에 대부분의 케리어들은 중심축을 통하여 이동할 것이므로 중심전위가 캐리어 전송에 큰 영향을 미치게 된다.
  • 기존의 논문[6,7]에서는 확산-표동방정식을 이용하여 문턱전압이하 전류를 구하였으나 본 논문에서는 보다 단순하면서 2차원 시뮬레이션 값에 더욱 근사한 전류모델을 제시할 것이다. 이 전류모델을 이용하여 문턱전압이동현상을 채널크기 및 도핑농도변화에 대하여 관찰함으로써 무접합 원통형 MOSFET의 설계파라미터를 추출하고자 한다.
  • 이러한 제한 조건을 극복하 기 위하여 개발된 소자가 무접합(Junctionless) 원통형 MOSFET이다[5]. 즉, 채널의 도핑농도를 고도핑된 소스/드레인 영역과 유사한 정도까지 증가시켜 나노단위에서 발생하는 급격한 접합장벽문제를 해결하고자 한 트랜지스터이다. 이 경우 공정을 보다 단순히 할 수 있으며 단채널효과를 감소시킬 수 있다[4].
본문요약 정보가 도움이 되었나요?

질의응답

핵심어 질문 논문에서 추출한 답변
무접합 원통형 MOSFET에서 게이트 단자의 능력이 매우 우수한 이유는 무엇인가? 본 논문에서는 무접합 원통형 MOSFET의 해석학적 전위분포를 이용하여 문턱전압이하 전류모델을 제시하고 이를 이용하여 문턱전압이동을 해석하였다. 무접합 원통형 MOSFET는 채널을 게이트 단자가 감싸고 있기 때문에 캐리어 흐름을 제어하는 게이트 단자의 능력이 매우 우수하다. 본 연구에서는 쌍곡선 전위분포모델을 이용하여 포아송방정식을 풀고 이 때 얻어진 중심 전위분포를 이용하여 문턱전압이하 전류 모델을 제시하였다.
문턱전압을 구하는 방법에는 무엇이 있는가? 문턱전압을 구하는 방법은 여러 가지가 발표되었으며 gm을 이용하는 방법, ∅min을 이용하는 방법 그리고 Id - Vg관계에서 외삽법을 이용하는 방법 등이 알려져 있다[11]. 그러나 본 논문에서는 전술한 바와 같이 TCAD에서 정의한 문턱전압관계를 이용할 것이다.
기존의 CMOSFET의 한계를 극복하기 위해 개발된 소자는 무엇인가? 기존의 CMOSFET는 심각한 단채널효과 때문에 채널길이, 산화막 두께 등의 스케일링에 한계를 드러냈다. 이러한 한계를 극복하기 위하여 개발된 소자가 이중게이(Double Gate; DG) MOSFET, FinFET, 원통형(Cylindrical Surrounding Gate; CSG) MOSFET 등의 다중게이트 MOSFET이다 [1]. 이 공정 미세화분야에서 가장 앞서가는 삼성전자에서는 2016년 10 nm FinFET을 이용하여 SoC등을 제작하기로 결정하였다고 발표하였다[2].
질의응답 정보가 도움이 되었나요?

참고문헌 (12)

  1. J. P. Colinge, "Multiple-gate SOI MOSFETs," Microelectronic Engineering, vol.84, no.9-10, pp. 2071-2076, Sep. 2007. 

    상세보기 crossref

  2. Semiconductor Engineering, 10-nm FinFET Market Heats Up [Internet]. Available : http://semiengineering.com/10nmfinfet-market. 

  3. M. Aldegunde, A. Martinez and J. R. Barker, "Study of Discrete Doping-Induced Variability in Junctionless Nanowire MOSFETs Using Dissipative Quantum Transport Simulations," IEEE Electron Device Letters , vol. 33, no. 2, pp. 194-196, Feb. 2012. 

    상세보기 crossref

  4. J. P. Colinge, C. W. Lee, A. Afzalian, N. D. Akhavan, R. Yan, I. Ferain, P. Razavi, B. O'Neill, A. Blake, M. White, A. M. Kelleher, B. McCarthy and R. Murphy, "Nanowire transistors without junctions," Nature Nanotechnology, vol. 5, no. 3, pp. 225-229, Mar. 2010. 

    상세보기 crossref

  5. C. Li, Y. Y. Zhuang, S. Di and R. Han, "Subthreshold Behavior Models for Nanoscale Short-Channel Junctionless Cylindrical Surrounding-Gate MOSFETs," IEEE Transactions on Electron Devices, vol. 60, no. 11, pp. 3655-3662, Nov. 2013. 

    상세보기 crossref

  6. C. Li, Y. Zhuang, R. Han and G. Jin, "Subthreshold behavior models for short-channel junctionless tri-material cylindrical surrounding-gate MOSFET," Microelectronics Reliability, vol.54, no.6-7, pp. 1274-1281, Jun.-Jul. 2011. 

  7. N. Trivedi, M. Kumar, S. Haldar, S. Deswal, M. Gupta and R. S. Gupta, "Analytical modeling of Junctionless Accumulation Mode Cylindrical Surrounding Gate MOSFET (JAM-CSG)," International Journal of Numerical Modeling, vol.29, no.6, pp. 1036-1043, Nov./Dec. 2016. 

    상세보기 crossref

  8. T. K. Chiang, "A New Quasi-2-D Threshold Voltage Model for Short-Channel Junctionless Cylindrical Surrounding Gate (JLCSG) MOSFETs," IEEE Transactions on Electron Devices , vol. 59, no. 11, pp. 3127-3129, Nov. 2012. 

    상세보기 crossref

  9. S. Dimitrijev, Principles of Semiconductor Devices, 2nd ed. New York, NY: Oxford University Press, 2012. 

  10. TCAD Manual, Part 4:INSPEC, ISE Integrated Systems Engineering AG, Zurich, Switzerland, 2001, p.56, ver7.5 

  11. H. S. Wong, M. H. White, T. J. Krutsick and R. V. Booth, "Modeling of Transconductance Degradation and Extraction of Threshold Voltage in Thin Oxide MOSFETs," Solid-State Electronics, vol. 30, no. 8, pp. 953-968, Sep. 1987. 

    상세보기 crossref

  12. G. Hu, P. Xiang, Z. Ding, R. Liu, L. Wang and T. A. Tang, "Analytical Models for Electrical Potential, Threshold Voltage, and Subthreshold Swing of Junctionless Surrounding-Gate Transistors," IEEE Transactions on Electron Devices , vol. 61, no. 3, pp.688-695, March 2014. 

    상세보기 crossref

저자의 다른 논문 :

관련 콘텐츠

오픈액세스(OA) 유형

GOLD

오픈액세스 학술지에 출판된 논문

이 논문과 함께 이용한 콘텐츠

저작권 관리 안내
섹션별 컨텐츠 바로가기

AI-Helper ※ AI-Helper는 오픈소스 모델을 사용합니다.

AI-Helper 아이콘
AI-Helper
안녕하세요, AI-Helper입니다. 좌측 "선택된 텍스트"에서 텍스트를 선택하여 요약, 번역, 용어설명을 실행하세요.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.

선택된 텍스트

맨위로