TCAD 시뮬레이션을 이용하여 소스 영역으로 오버랩된(Overlapped) 게이트를 가진 실리콘(Si), 게르마늄(Ge)과 실리콘-게르마늄(Si-Ge) Hetero 터널 전계효과 트랜지스터(Tunnel Field-Effect Transistor; TFET)의 터널링 전류 특성을 분석하였다. $SiO_2$를 산화막으로 사용한 Si-TFET의 경우에 포인트와 라인 터널링이 모두 나타나서 험프(Hump) 현상이 나타난다. Ge-TFET는 구동전류가 Si-TFET보다 높으나 누설전류가 높고 포인트 터널링이 지배적으로 나타난다. Hetero-TFET의 경우에 구동전류가 높게 나타나고 누설전류는 나타나지 않았으나 포인트 터널링이 지배적으로 나타난다. $HfO_2$를 산화막으로 사용한 Si-TFET의 경우에 라인 터널링의 문턱전압(threshold voltage)이 감소하여 라인 터널링만 나타난다. Ge과 Hetero-TFET의 경우에 포인트 터널링의 문턱전압이 감소하여 포인트 터널링에 의해 동작되며 Ge-TFET는 누설전류가 증가하였고, Hetero-TFET에서 Hump가 나타난다.
TCAD 시뮬레이션을 이용하여 소스 영역으로 오버랩된(Overlapped) 게이트를 가진 실리콘(Si), 게르마늄(Ge)과 실리콘-게르마늄(Si-Ge) Hetero 터널 전계효과 트랜지스터(Tunnel Field-Effect Transistor; TFET)의 터널링 전류 특성을 분석하였다. $SiO_2$를 산화막으로 사용한 Si-TFET의 경우에 포인트와 라인 터널링이 모두 나타나서 험프(Hump) 현상이 나타난다. Ge-TFET는 구동전류가 Si-TFET보다 높으나 누설전류가 높고 포인트 터널링이 지배적으로 나타난다. Hetero-TFET의 경우에 구동전류가 높게 나타나고 누설전류는 나타나지 않았으나 포인트 터널링이 지배적으로 나타난다. $HfO_2$를 산화막으로 사용한 Si-TFET의 경우에 라인 터널링의 문턱전압(threshold voltage)이 감소하여 라인 터널링만 나타난다. Ge과 Hetero-TFET의 경우에 포인트 터널링의 문턱전압이 감소하여 포인트 터널링에 의해 동작되며 Ge-TFET는 누설전류가 증가하였고, Hetero-TFET에서 Hump가 나타난다.
The current-voltage characteristics of Silicon(Si), Germanum(Ge), and hetero tunnel field-effect transistors(TFETs) with source-overlapped gate structure was investigated using TCAD simulations in terms of tunneling. A Si-TFET with gate oxide material $SiO_2$ showed the hump effects in wh...
The current-voltage characteristics of Silicon(Si), Germanum(Ge), and hetero tunnel field-effect transistors(TFETs) with source-overlapped gate structure was investigated using TCAD simulations in terms of tunneling. A Si-TFET with gate oxide material $SiO_2$ showed the hump effects in which line and point tunneling appear simultaneously, but one with gate oxide material $HfO_2$ showed only the line tunneling due to decreasing threshold voltage and it shows better performance than one with gate oxide material $SiO_2$. Tunneling mechanism of Ge and hetero-TFETs with gate oxide material of both $SiO_2$ and $HfO_2$ are dominated by point tunneling, and showed higher leakage currents, and Si-TFET shows better performance than Ge and hetero-TFETs in terms of SS. These simulation results of Si, Ge, and hetero-TFETs with source-overlapped gate structure can give the guideline for optimal TFET structures with non-silicon channel materials.
The current-voltage characteristics of Silicon(Si), Germanum(Ge), and hetero tunnel field-effect transistors(TFETs) with source-overlapped gate structure was investigated using TCAD simulations in terms of tunneling. A Si-TFET with gate oxide material $SiO_2$ showed the hump effects in which line and point tunneling appear simultaneously, but one with gate oxide material $HfO_2$ showed only the line tunneling due to decreasing threshold voltage and it shows better performance than one with gate oxide material $SiO_2$. Tunneling mechanism of Ge and hetero-TFETs with gate oxide material of both $SiO_2$ and $HfO_2$ are dominated by point tunneling, and showed higher leakage currents, and Si-TFET shows better performance than Ge and hetero-TFETs in terms of SS. These simulation results of Si, Ge, and hetero-TFETs with source-overlapped gate structure can give the guideline for optimal TFET structures with non-silicon channel materials.
* AI 자동 식별 결과로 적합하지 않은 문장이 있을 수 있으니, 이용에 유의하시기 바랍니다.
문제 정의
This research was supported by the Ministry of Trade, Industry & Energy (MOTI) (Project No. 10054888) and the Korea Semiconductor Research Consortium (KSRC) support program for the development of future semiconductor devices.
가설 설정
1 Schematic diagram of TFET with source-overlapped gate. (a) Lgate=0 nm, (b) Lgate=40 nm.
=0 nm and (b) tunneling distribution in Lgate=40 nm.
제안 방법
본 논문에서는 Si, Ge, Hetero-TFET의 게이트가 소스영역으로 오버랩된 구조를 통해 각각의 라인 터널링 및 포인트 터널링의 특성을 분석하였다. Si-TFET는 라인 터널링이 포인트 터널링보다 구동전류와 최소 SS에서 우수한 효율을 나타냈으며, High-k 기술을 통해 라인 터널링을 극대화 시킬 수 있는 방법을 연구했다.
Silvaco의 ATLAS를 사용하여 2D TCAD 시뮬레이션하였다. 터널링 관련 모델은 BBT.
), SS면에서 조사한다. 또한 SiN와 High-k의 게이트 산화막에 변화에 따른 각 TFET별 특성을 비교한다.
본 논문에서는 Si, Ge, Hetero-TFET의 게이트가 소스영역으로 오버랩된 구조를 통해 각각의 라인 터널링 및 포인트 터널링의 특성을 분석하였다. Si-TFET는 라인 터널링이 포인트 터널링보다 구동전류와 최소 SS에서 우수한 효율을 나타냈으며, High-k 기술을 통해 라인 터널링을 극대화 시킬 수 있는 방법을 연구했다.
본 논문에서는 실리콘 TFET(Si-TFET), 실리콘보다 작은 밴드갭을 갖는 물질 중 게르마늄 TFET(GeTFET), 게르마늄-실리콘 Hetero-TFET의 라인 터널링 및 포인트 터널링을 문턱전압(Threshold voltage), 구동 전류(On-current; Ion), SS면에서 조사한다. 또한 SiN와 High-k의 게이트 산화막에 변화에 따른 각 TFET별 특성을 비교한다.
대상 데이터
5를 갖는 실리콘 질화물를 사용하였다. 게이트의 일함수는 효과적인 터널링 효율과 공정 과정을 고려하여, 4.17 eV의 일함수 를갖는 N-type로 도핑된 다결정실리콘을 사용하였다. 드레인 전계에 따른 단채널 효과를 고려하여, 드레인 전압(Vdr)은 0.
드레인영역의 길이(Ldr)는 60 nm, 채널(Lch)과 소스의 길이(Lso)는 50 nm로 설정하였고 게이트 길이는 채널길이에 오버랩된 게이트 길이(Lgate)를 합한 길이이다.
산화막의 길이(Toxide)와 유전율(ε)은 터널링에 큰 영향[6]을 주는 중요한 파라미터로 작용되기 때문에 기존의 구조를 바탕으로 산화막 길이는 2 nm, 유전율은 비유전율 7.5를 갖는 실리콘 질화물를 사용하였다.
이론/모형
SRH와 Auger은 재결합에 관련된 모델로, SRH는 charge에 의한 재결합 및 생성이 적용되며 Auger은 밀도에 따라 전자의 충돌에 의한 에너지전도 및 재결합이 적용된다. 소스와 드레인의 고농도 도핑에 의해서 반도체가 금속의 성질을 갖게 되어 밴드갭이 줄어들고 캐리어 농도가 증가하는 축퇴효과(Degenerated Effect)를 고려하여 Fermi, ni.fermi와 BGN(band gap narrow) 모델을 사용하였다.
Silvaco의 ATLAS를 사용하여 2D TCAD 시뮬레이션하였다. 터널링 관련 모델은 BBT.nonlocal과 BBT.nlderivs를 사용하였고 캐리어의 밀도에 따른 재결합을 고려하여 CONSRH(Concentration dependent Shockley-Read-Hall Recombination)와 Auger모델을 사용하였다. SRH와 Auger은 재결합에 관련된 모델로, SRH는 charge에 의한 재결합 및 생성이 적용되며 Auger은 밀도에 따라 전자의 충돌에 의한 에너지전도 및 재결합이 적용된다.
성능/효과
Ge-TFET는 누설전류가 높고 포인트 터널링의 구동전류 또한 라인 터널링 만큼 높게 나타났기 때문에 게이트 산화막 물질에 상관없이 전체적인 전류는 포인트 터널링에 의해 지배되는 것을 확인할 수 있었다. 이때 SS 효율은 실리콘 보다 낮게 나타났지만 라인 터널링의 SS 효율은 아주 높은 것을 확인할 수 있었다.
Ge-TFET는 밴드갭이 작으므로 구동전류에서 높은 효율을 보였으나 포인트 터널링의 지배를 받고 양극성 전류가 나타나므로 누설전류와 SS에서 효율이 낮은 것을 확인할 수 있었지만 라인 터널링의 높은 효율을 확인할 수 있었다. 따라서 이러한 Ge-TFET의 단점을 보완하여 터널링이 일어나는 소스영역을 게르마늄으로 사용하고 양극성 전류가 발생하는 채널, 드레인 영역을 실리콘으로 사용한 Hetero-TFET에 대한 연구가 진행되고 있다[6].
따라서 험프는 존재하지 않지만 전체전류가 포인트 터널링에 의해 지배되는 특징을 보인다. Ge-TFET에서 라인 터널링의 효율은 아주 높은 편이나 포인트 터널링에 의해 지배되므로 전체적인 효율을 낮은 것을 확인할 수 있다. 게르마늄의 특징을 보존하고 효율을 높이기 위한 방법으로 적당한 SixGe1-x을 사용하여 양극성 전류를 감소시킨다면 높은 효율을 기대할 수 있을 것으로 예상한다.
양극성 전류란 역방향 전압이 인가되었을 때 전류가 흐르는 현상[9]을 말하며 TFET의 경우에 전계의 영향에 의해 채널의 밴드가 높아지므로 채널-드레인 영역에서 포인트 터널링에 의해 전류가 흐르게 된다. Ge과 Si-TFET를 비교하였을 때 라인 터널링의 문턱전압의 차이는 거의 없으나 포인트 터널링의 문턱전압이 낮아지는 결과를 확인할 수 있다.
하지만 누설전류가 낮기 때문에 Ge-TFET 보다는 SS에서 높은 효율을 나타냈지만 여전히 포인트 터널링의 한계를 극복하기 어려웠다. Hetero-TFET 또한 라인 터널링의 효율은 높게 나타나는 것을 확인할 수 있었다. 이 결과를 바탕으로 다른 물질을 이용한 터널링 소자 연구에 새로운 틀을 제시할 수 있을 것으로 예측한다.
이때 SS 효율은 실리콘 보다 낮게 나타났지만 라인 터널링의 SS 효율은 아주 높은 것을 확인할 수 있었다. Hetero-TFET 또한 전체전류는 포인트 터널링에 의해 지배되었으며 이때의 구동전류가 높게 나타나는 것을 확인할 수 있었다.
특성곡선이다. 누설전류가 Ge- TFET보다 안정적이며 실리콘보다 높은 구동전류를 확인할 수 있다. 하지만 게르마늄과 마찬가지로 전제전류는 포인트 터널링의 영향을 받으며 포인트 터널링에서 라인 터널링으로 변경되는 시점이 존재하여 미약한 험프 현상이 관찰되며 수직전계에 의해 포인트 터널링이 감소하여 라인 터널링이 활성화되기 전에 전체전류가 감소하는 구간이 존재한다.
Hetero-TFET의 경우도 두 가지 사이에 크게 변화가 없고 이는 곧 전체전류가 포인트 터널링에 의해 지배된다고 해석될 수 있다. 단, SiN을 가진 Si-TFET의 1.5 V 부분에서 나타나던 험프현상이 최소화되지만 전체적인 효율은 크게 증가하지 않는 것을 확인할 수 있다.
=40nm)에서 포인트 터널링의 문턱전압이 라인 터널링보다 낮다. 따라서 전체전류는 저전위 상태에서는 포인트 터널링, 고전위 상태에서는 라인 터널링의 영향에 의해 동작되는 것을 확인할 수 있다.
그림 5는 Si-TFET의 오버랩 게이트 길이에 따른 최소 SS와 Ion을 비교한 것이다. 라인 터널링에 의한 최소 SS는 22 mV/dec, 구동전류는 0.13 mA로 포인트 터널링보다 10배 이상 우수한 것을 확인 할 수 있다.
그림 3(a)에서 소스와 채널 방향의 포인트 터널링이 지배적인 것을 확인할 수 있다. 수직전계의 영향을 강하게 받는 소스-채널영역의 게이트 산화막-채널 표면 근처에서 터널링 분포가 가장 높은 것을 확인할 수 있다. 그림 3(b)는 라인 터널링이 지배적으로 나타난다.
을 비교한 것이다. 포인트 터널링에 의해 동작되어 SS의 효율은 낮은 편이지만 양극성 전류가 없어 실리콘보다는 좋은 결과를 확인할 수 있다.
후속연구
Ge-TFET에서 라인 터널링의 효율은 아주 높은 편이나 포인트 터널링에 의해 지배되므로 전체적인 효율을 낮은 것을 확인할 수 있다. 게르마늄의 특징을 보존하고 효율을 높이기 위한 방법으로 적당한 SixGe1-x을 사용하여 양극성 전류를 감소시킨다면 높은 효율을 기대할 수 있을 것으로 예상한다.
Hetero-TFET 또한 라인 터널링의 효율은 높게 나타나는 것을 확인할 수 있었다. 이 결과를 바탕으로 다른 물질을 이용한 터널링 소자 연구에 새로운 틀을 제시할 수 있을 것으로 예측한다.
질의응답
핵심어
질문
논문에서 추출한 답변
$SiO_2$를 산화막으로 사용한 Ge-TFET의 장단점은?
$SiO_2$를 산화막으로 사용한 Si-TFET의 경우에 포인트와 라인 터널링이 모두 나타나서 험프(Hump) 현상이 나타난다. Ge-TFET는 구동전류가 Si-TFET보다 높으나 누설전류가 높고 포인트 터널링이 지배적으로 나타난다. Hetero-TFET의 경우에 구동전류가 높게 나타나고 누설전류는 나타나지 않았으나 포인트 터널링이 지배적으로 나타난다.
$SiO_2$를 산화막으로 사용한 Hetero-TEFT의 장단점은?
Ge-TFET는 구동전류가 Si-TFET보다 높으나 누설전류가 높고 포인트 터널링이 지배적으로 나타난다. Hetero-TFET의 경우에 구동전류가 높게 나타나고 누설전류는 나타나지 않았으나 포인트 터널링이 지배적으로 나타난다. $HfO_2$를 산화막으로 사용한 Si-TFET의 경우에 라인 터널링의 문턱전압(threshold voltage)이 감소하여 라인 터널링만 나타난다.
$SiO_2$를 산화막으로 사용한 Si-TFET의 문제점은?
TCAD 시뮬레이션을 이용하여 소스 영역으로 오버랩된(Overlapped) 게이트를 가진 실리콘(Si), 게르마늄(Ge)과 실리콘-게르마늄(Si-Ge) Hetero 터널 전계효과 트랜지스터(Tunnel Field-Effect Transistor; TFET)의 터널링 전류 특성을 분석하였다. $SiO_2$를 산화막으로 사용한 Si-TFET의 경우에 포인트와 라인 터널링이 모두 나타나서 험프(Hump) 현상이 나타난다. Ge-TFET는 구동전류가 Si-TFET보다 높으나 누설전류가 높고 포인트 터널링이 지배적으로 나타난다.
참고문헌 (10)
K. P. Cheung, "On the 60 mV/dec @300 K limit for MOSFET subthreshold swing," in Proceeding of VLSI Technology Systems and Applications (VLSI-TSA) 2010 International Symposium on IEEE, Hsin Chu: Taiwan, pp. 72-73, 2010.
W. Y. Choi and B. G. Park "Tunneling Field-Effect Transistors (TFETs) With Subthreshold Swing (SS) Less Than 60 mV/dec," IEEE Electron Device Letters, vol. 28, no. 8, pp. 743-745, Aug. 2007.
A. O. Caldeira and A. J. Leggett "Influence of Dissipation on Quantum Tunneling in Macroscopic Systems," American Physical Society, vol. 46, no. 4, pp. 211-214, 26 Jan. 1981.
W. G. Vandenberghe, A. S. Verhulst, G. Groeseneken, "Analytical model for point and line tunneling in a tunnel field-effect transistor," in Proceeding of Simulation of Semiconductor Processes and Devices 2008 SISPAD 2008. International Conference, IEEE, pp. 9-11, Sept. 2008.
N. D. Chiena, C. H. Shiha, "Short-channel effect and device design of extremely scaled tunnel field-effect transistors," Microelectronics Reliability, vol. 55, no. 1, pp. 31-37, Jan. 2015.
S. W. Kim, W. Y. Choi, "Hump Effects of Germanium/ Silicon Heterojunction Tunnel Field-Effect Transistors," IEEE Transactions on Electron Devices, vol. 63, no. 6, pp. 2583-2588, June 2016.
H. Y. Chang, B. Adams, P. Y. Chien, J. L. Jason, C. S. Woo "Improved Subthreshold and Output Characteristics of Source-Pocket Si Tunnel FET by the Application of Laser Annealing," IEEE Transactions on Electron Devices, vol. 60, no. 1, pp. 92-96, Jan. 2013.
S. W. Kim, W. Y. Choi, M. C. Sun, H. W. Kim, J. H. Lee, "L-Shaped Tunneling Field-Effect Transistors (TFETs) for Low Subthreshold Swing and High Current Drivability," in Proceeding of Int. Microprocesses and Nanotechnology Conf, pp. 26C-4-5L, Kyoto: Japan. 2011.
Hraziia, A. Vladimirescu, A. Amara, C. Anghel, "An analysis on the ambipolar current in Si double-gate tunnel FETs," Solid-State Electronics, vol. 70, pp. 67-72, April 2012.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.