최소 단어 이상 선택하여야 합니다.
최대 10 단어까지만 선택 가능합니다.
다음과 같은 기능을 한번의 로그인으로 사용 할 수 있습니다.
NTIS 바로가기전기전자학회논문지 = Journal of IKEEE, v.21 no.1, 2017년, pp.7 - 12
박준걸 (Dept. of Electronics Engineering, DanKook Unversity) , 도경일 (Dept. of Electronics Engineering, DanKook Unversity) , 채희국 (Dept. of Electronics Engineering, DanKook Unversity) , 서정윤 (Dept. of Electronics Engineering, DanKook Unversity) , 구용서 (Dept. of Electronics Engineering, DanKook Unversity)
This paper proposed the ESD protection circuit for the high-voltage applications with latch-up immunity and high area efficiency. The proposed circuit has high holding voltage compared to the conventional SCR by inserting the floating regions and applying the segmentation layout. It has the area eff...
* AI 자동 식별 결과로 적합하지 않은 문장이 있을 수 있으니, 이용에 유의하시기 바랍니다.
핵심어 | 질문 | 논문에서 추출한 답변 |
---|---|---|
세그먼트 레이아웃 기법은 무엇인가? | 이에 따라 세그먼트 레이아웃 기법 (Segmentation Layout Technique)은 유용하게 사용될 수 있다[5]. 세그먼트 레이아웃 기법은 기생 BJT의 이미터에 해당하는 Anode와 Cathode 의 구성을 비율적으로 조절하여 홀딩 전압을 상승시키는 방법이다. 이를 통하면 기생 BJT의 관점에서 이미터 주입 효율이 감소하므로 전체 전류 이득을 낮추어 홀딩 전압 증가를 유도할 수 있다. | |
ESD 보호회로로 이용되는 GGNMOS의 특징은 무엇인가? | 대표적으로 알려진 ESD 보호회로는 GGNMOS(Gate-Grounded NMOS)나 SCR (Silicon-Controlled-Rectifier) 등 이 있다. GGNMOS는 CMOS 공정을 통한 구현이 용이하고, 전기적 특성이 우수하다는 장점이 있으나 ESD에 대한 감내 특성이 좋지 않아 적정 수준의 감내특성 확보를 위해서는 큰 면적을 차지해야하는 단점이 있다[2]. 반면 SCR은 구조적 특징에 의해 GGNMOS보다 높은 전류구동 능력을 갖지만, 동작 시 Well 간 접합부에서의 Avalanche 항복을 이용하기 때문에 약 20V 정도의 높은 트리거 전압을 지닌다는 단점이 있다[3]. | |
ESD 보호회로로 이용하기 위해 본 논문에서 제안한 플로팅 영역을 삽입 하고 세그먼트 레이아웃 기법을 이용한 고전압용 SCR의 특징은 무엇인가? | 이에 따라 제안된 ESD 보호회로는 다음과 같은 특성을 갖는다. 첫째, Well 간 간격을 조절함으로써 Avalanche 항복 전압 및 트리거 전압을 변화시킬 수 있다. 둘째, 각 Well에 추가한 플로팅 영역의 길이를 조절함으로써 기생 NPN/PNP BJT의 전류 이득을 감소시켜 홀딩 전압을 높일 수 있다. 셋째, Anode단과 Cathode단에 적용된 세그먼트 레이아웃 기법의 수와 비율을 변화시킴으로써 홀딩 전압을 높일 수 있다. 이러한 특징 에 의해 제안된 보호회로는 일반적인 SCR과 비교하여 매우 높은 홀딩 전압을 가질 수 있다. |
C. Russ, K. Bock, M. Rasras, I. Wolf, G. Groeseneken, and H. Maes, "Non-uniform triggering of gg-nMOSt investigated by combined emission microcopy and transmission line pulsing," Proceedings of Electrical Overstress / Electrostatic Discharge Symposium (EOS/ESD1998), pp. 177-186, 1998. DOI : 10.1109/EOSESD.1998.737037
O. Quittard, Z. Mrcarica, F. Blanc, G. Notermans, T. Smedes, and H. Zwol, "ESD protection for high-voltage CMOS technologies," Proceedings of Electrical Overstress / Electrostatic Discharge Symposium (EOS/ESD 2006), pp. 77-86, 2006. DOI : 10.1109/EOSESD.2006.5256797
Z. Liu, J. Liou, and J. Vinson, "Novel silicon controller rectifier (SCR) layout topology for high-voltage electrostatic discharge (ESD) applications," IEEE Electron Device Letter , vol. 29. no. 7, pp. 753-755, 2008. DOI : 10.1109/LED.2008.923711
※ AI-Helper는 부적절한 답변을 할 수 있습니다.