[논문]Monolithic 3D 기술의 연구 동향

최리노; 지형민

Monolithic 3D 기술의 연구 동향 원문보기

최리노 (인하대학교 신소재공학과) , 지형민 (인하대학교 신소재공학과)

* AI 자동 식별 결과로 적합하지 않은 문장이 있을 수 있으니, 이용에 유의하시기 바랍니다.

문제 정의

본 기고에서는 M3D 단일 집적을 위한 공정 기술 개념 및 동향에 대해 기술하며, 특별히 M3D 소자를 위해 필요한 단위 공정 기술에 대해 알아보도록 한다.
본 연구실에서는 현재의 공정과 유사하여 양산에 유리한 공정의 개발을 위해서 Si 위에 NiN layer을 증착하여 열 안정성이 향상된 NiSi 형성 기술도 연구 중이다. NiN 내의 nitrogen으로 Ni의 확산을 늦춰져서 고온에서도 contact resistance 증가가 없는 silicide를 형성할 수 있다.

가설 설정

그림 11 ▶ (a) Ni layer만을 이용한 NiSi and (b) Ta/Ni/Yb multi layer silicide.

제안 방법

Wafer bonding 방식이 아닌 비정질 Si을 증착한 후 laser induced annealing을 통해 crystallization 하여 형성된 층에 소자를 구현하는 방식을 사용하였다 (그림 6). GN-LSA (green nanosecond laser spike annealing)를 이용하여 Si의 결정화를 하였고 sub 50 nm급 M3D SRAM과 flash memory 소자를 구현하였다. GN-LSA crystallization, CMP thinning, GN-LSA activation 등의 기술을 도입하였다.
GN-LSA (green nanosecond laser spike annealing)를 이용하여 Si의 결정화를 하였고 sub 50 nm급 M3D SRAM과 flash memory 소자를 구현하였다. GN-LSA crystallization, CMP thinning, GN-LSA activation 등의 기술을 도입하였다.
Wafer bonding 방식이 아닌 비정질 Si을 증착한 후 laser induced annealing을 통해 crystallization 하여 형성된 층에 소자를 구현하는 방식을 사용하였다 (그림 6). GN-LSA (green nanosecond laser spike annealing)를 이용하여 Si의 결정화를 하였고 sub 50 nm급 M3D SRAM과 flash memory 소자를 구현하였다.
그림 13은 시퀀셜 소자의 상부층 소자를 위해 green laser을 이용한 laser silicidation 공정이다. 반사율이 높은 Ni layer위에 흡수율이 높은 TaN layer을 별도로 증착하여 광에너지가 충분히 흡수되도록 하였다. 이 경우 NiSi을 제조하는 일반적인 RTA 방법 대비 전기적으로 크게 열화되지 않는 우수한 특성을 구현할 수 있다.
Patterned된 CMOS 하부 기판 위에 특정 깊이로 수소 Ion이 주입된 상부 소자를 본딩 한 후, 500℃ 정도에서 열처리를 하여 수소가 빠져나가 crack을 형성하며 수백 nm 두께의 채널이 전사되는 원리이다 [13]. 전사된 상부 Si 채널층을 CMP 공정을 이용하여 surface roughness를 감소시켰다. 그림 15는 이와 같은 공정을 이용하여 하부 소자층 위에 전사된 상부 활성층의 단면을 보여주고 있다.

후속연구

그러나 이러한 M3D 소자 적층을 위해서는 중요한 단위 공정의 개발과 표준화 등의 난제도 있다. 그러므로 2차원 구조가 갖는 집적화의 한계를 극복할 뿐만 아니라 훨씬 적은 비용으로도 성능 향상이 가능한 M3D의 상용화를 위해서는 더욱 활발한 공동 연구와 방향성의 논의가 필요하다.
그 중 front end 공정을 이용하여 소자층을 적층하는 M3D 기술은 작은 크기의 Via를 이 용하여 짧은 연결 배선을 구현하므로써 RC delay를 감소시키고 전력 소모를 줄일 수 있다. 또한 다양한 소자의 결합을 통해 미래사회가 요구하는 여러 반도체 소자 제품 (Internet of Things, wearable device, 신경모사 반도체, smart car 등)을 구현할 수 있을 것으로 보인다.
Silicide의 열 안정성 향상을 위한 다양한 연구들이 진행되고 있지만 궁극적으로는 작은 contact의 크기에서도 contact resistance를 줄일 수 있으며 FinFET, GAAFET 과 같은 3차원 형상의 소자에서도 구현이 가능하여야 한다. 또한 양산화를 고려한 연구가 되어야 할 것이다.

핵심어

질문

논문에서 추출한 답변

3차원 집적 방법은 무엇으로 구분되는가?

또한 3차원 집적 기술은 2차원 구조 대비 상대적으로 짧은 연결 배선 길이를 통해 RC delay와 전력 소모 감소가 가능하며 [2], 서로 다른 웨이퍼를 접합하는 것이 가능하므로 다양한 종류 소자들의 이종 접합이 가능하다. 이러한 3차원 집적 방법은 3차원 stacked IC와 3차원 시퀀셜 집적 IC (monolithic 3D, M3D) 로 구분할 수 있다 (그림 3). 3차원 Stacked IC는 서로 다른 소자 층을 TSV (through silicon via)를 이용하여 적층 연결하는 방식이다.

M3D의 장점은?

반대로 M3D 의 경우 하나의 웨이퍼 위에 활성층(active layer)을 전공정 (front end process)을 이용하여 순차적으로 형성하는 방법이다. 기존의 photolitho를 이용하여 정렬을 할 수 있으므로 매우 작고 높은 밀도의 via를 형성할 수 있다는 장점이 있다.

CMOS란 무엇인가?

CMOS (complementary metal oxide semiconductor)는 로직회로를 구현할 수 있는 집적 회로의 한 종류로, 현재 사용하고 있는 대부분의 디지털 회로를 구성하는데 이용되고 있다. 현재 CMOS는 미세화(scaling down)를 통해 소자 성능 향상 및 고집적화를 통한 제조 단가 감소를 동시에 달성하며 반도체 산업을 급격히 성장시켜왔다.

내보내기 구분	파일저장 인쇄 메일전송
구성항목	기본정보 상세정보 관리번호, 논문명, 저널/프로시딩명, 저자 , 발행년, 권, 호, 시작페이지, 끝페이지, 발행기관 관리번호, 논문명, 대등논문명, 저자 , 저널/프로시딩명, 발행기관, 발행년, 발행언어, 권, 호, 시작페이지, 끝페이지, ISBN, ISSN, 주제분야, 키워드, 초록(한글), 초록(영문), 저자(소속기관)
저장형식	Text(ASCII format) Excel format RefWorks Direct Export RIS format (for Reference Manager, ProCite, EndNote), Scholar's Aids, Mendeley
메일정보	받는사람 (필수) @ 보내는사람 (선택) @ 제목 내용 KISTI 검색결과 이메일 서비스
안내	총 건의 자료가 검색되었습니다. 다운받으실 자료의 인덱스를 입력하세요. (1-10,000) 검색결과의 순서대로 최대 10,000건 까지 다운로드가 가능합니다. 데이타가 많을 경우 속도가 느려질 수 있습니다.(최대 2~3분 소요) 다운로드 파일은 UTF-8 형태로 저장됩니다. 파일의 내용이 제대로 보이지 않을실 때는 웹브라우저 상단의 보기 -> 인코딩 -> 자동선택 여부를 확인하십시오. ~ Text(ASCII format) Excel format

연합인증

Monolithic 3D 기술의 연구 동향 원문보기

AI 본문요약
AI-Helper

문제 정의

가설 설정

제안 방법

후속연구

질의응답

이 논문을 인용한 문헌

관련 콘텐츠

원문 보기

원문 URL 링크

이 논문과 함께 이용한 콘텐츠

AI-Helper ※ AI-Helper는 오픈소스 모델을 사용합니다.

선택된 텍스트

연합인증

Monolithic 3D 기술의 연구 동향 원문보기

AI 본문요약 엑셀 다운로드 AI-Helper

문제 정의

가설 설정

제안 방법

후속연구

질의응답

이 논문을 인용한 문헌

관련 콘텐츠

원문 보기

원문 URL 링크

이 논문과 함께 이용한 콘텐츠

AI-Helper ※ AI-Helper는 오픈소스 모델을 사용합니다.

선택된 텍스트

AI 본문요약
AI-Helper