최소 단어 이상 선택하여야 합니다.
최대 10 단어까지만 선택 가능합니다.
다음과 같은 기능을 한번의 로그인으로 사용 할 수 있습니다.
NTIS 바로가기전기전자재료학회논문지 = Journal of the Korean institute of electronic material engineers, v.31 no.2, 2018년, pp.74 - 79
In this report, the results of a systematic study on the effects of polycrystalline silicon gate depletion on the reliability characteristics of metal-oxide semiconductor field-effect transistor (MOSFET) devices were discussed. The devices were fabricated using standard complimentary metal-oxide sem...
* AI 자동 식별 결과로 적합하지 않은 문장이 있을 수 있으니, 이용에 유의하시기 바랍니다.
핵심어 | 질문 | 논문에서 추출한 답변 |
---|---|---|
다결정 실리콘 막은 최근 어떤 방식으로 도핑되는가? | 현대의 MOSFET 소자에서는 다결정 실리콘 막이 게이트 전극으로 널리 사용되고 있다. 이 다결정 실리콘 막은 일반적으로 POCl 3 를 사용한 확산 공정을 통하여 도핑이 이루어졌지만 현재는 거의 대부분 이온 주입에 의해 도핑이 이루어지고 있다. 그러면서 공정의 조건에 따라서 이온 주입된 다결정 실리콘 막이 축퇴(degenerated) 상태에 놓이지 않을 수도 있다. | |
채널 길이가 감소하면서 문턱 전압이 감소하는 이유는? | 이는 단 채널 효과(short channel effect)로서 이미 널리 알려진 현상이다. 채널 길이가 감소하면서 문턱 전압이 감소하는 이유는 소스/드레인과 전기 적으로 공유되어 있는 공핍 전하가 채널에 형성된 전체 공핍 전하에서 차지하는 비율이 채널 길이가 감소 할수록 증가하기 때문이다 [6]. | |
다결정 실리콘 게이트 막의 이온 주입 농도가 낮아 짐에 따라 문턱 전압이 증가하는 주된 원인은 무엇인가? | 다결정 실리콘 게이트 막의 이온 주입 농도가 낮아 짐에 따라 문턱 전압이 증가하는 주된 원인으로 2가지를 고려할 수 있다 [4]. 첫째는 도핑 농도 저하로 인한 다결정 실리콘 게이트의 일함수 증가이고, 둘째로 다결정 실리콘 게이트 막에 공핍층이 형성됨으로 인한 게이트 유효 산화 막 두께의 증가이다. |
*원문 PDF 파일 및 링크정보가 존재하지 않을 경우 KISTI DDS 시스템에서 제공하는 원문복사서비스를 사용할 수 있습니다.
오픈액세스 학술지에 출판된 논문
※ AI-Helper는 부적절한 답변을 할 수 있습니다.