[논문]무접합 원통형 및 이중게이트 MOSFET에서 중심전위와 문턱전압이하 스윙 분석

정학기

doi:10.7471/ikeee.2018.22.1.74

무접합 원통형 및 이중게이트 MOSFET에서 중심전위와 문턱전압이하 스윙 분석
Analysis of Center Potential and Subthreshold Swing in Junctionless Cylindrical Surrounding Gate and Doube Gate MOSFET 원문보기

전기전자학회논문지 = Journal of IKEEE, v.22 no.1, 2018년, pp.74 - 79

정학기 (Dept. of Electronic Engineering, Kunsan National University)

초록
AI-Helper

본 논문에서는 무접합 원통형과 무접합 이중게이트 MOSFET의 중심전위와 문턱전압이하 스윙의 관계를 분석하였다. 해석학적 전위분포를 이용하여 문턱전압이하 스윙을 구하고 중심전위와 문턱전압이하 스윙을 채널크기 변화에 따라 비교 고찰하였다. 결과적으로 중심전위분포의 변화가 직접적으로 문턱전압이하 스윙에 영향을 미치고 있다는 것을 관찰하였다. 채널두께나 산화막 두께가 증가할수록 문턱전압이하 스윙은 증가하였으며 JLDG 구조가 더욱 민감하게 증가하였다. 그러므로 나노구조 MOSFET의 단채널효과를 감소시키기 위하여 JLCSG 구조가 더욱 효과적이라는 것을 알 수 있었다.

Abstract ▼ AI-Helper

We analyzed the relationship between center potential and subthreshold swing (SS) of Junctionless Cylindrical Surrounding Gate (JLCSG) and Junctionless Double Gate (JLDG) MOSFET. The SS was obtained using the analytical potential distribution and the center potential, and SSs were compared and investigated according to the change of channel dimension. As a result, we observed that the change in central potential distribution directly affects the SS. As the channel thickness and oxide thickness increased, the SS increased more sensitively in JLDG. Therefore, it was found that JLCSG structure is more effective to reduce the short channel effect of the nano MOSFET.

주제어

AI 본문요약
AI-Helper

* AI 자동 식별 결과로 적합하지 않은 문장이 있을 수 있으니, 이용에 유의하시기 바랍니다.

문제 정의

그러므로 채널 중심에서의 전위변화는 문턱전압이하 스윙에 직접적인 영향을 미칠 것이다. 그러므로 본 논문에서는 JLDG와 JLCSG 구조에서 소자 크기 변화에 따른 중심 전위 변화와 이로 인한 문턱전압이하 스윙의 변화를 분석하고 비교할 것이다.
그러므로 트랜지스터 크기 변화에 대한 중심전위의 변화를 비교·고찰하고자 한다.
JLDG 구조는 상하단에 게이트를 제작하는 구조이므로 채널이 사각형 모양일 것이며 JLCSG는 채널을 게이트가 둘러싸고 있는 원통형 구조이다. 본 논문에서는 JLDG와 JLCSG 구조에서 문턱전압이하에서 발생하는 차단전류의 감소현상을 비교 분석하기 위하여 두 구조가 동일한 크기 및 소자파라미터를 가질 때 문턱전압이하 스윙을 분석하였다. 문턱전압이하 스윙은 문턱전압이하 영역에서 게이트 전압에 대한 드레인 전류의 변화를 나타내는 인자로써 최소 60mV/dec값을 갖는다.
본 논문에서는 나노구조 트랜지스터에서 채널구 조에 따른 SS의 변화를 관찰하기 위하여 JLDG구조와 JLCSG 구조 MOSFET에서 중심전위 분포가 SS에 미치는 영향을 비교·분석하였다.

가설 설정

결국 SS가 거의 동일하게 나타날 것이다. 즉, 채널길이가 길어지면 채널의 구조에 관계없이 SS는 일정할 것이다. 그림 3(a)와 3(b)를 비교하면 채널길이가 20 nm 일 경우 게이트 전압 변화에 대한 중심전위의 변화가 채널길이 60 nm 인 경우보다 매우 작다.

제안 방법

JLDG와 JLCSG 구조에 대한 이상의 중심전위 변화의 결과를 이용하여 SS에 대한 변화를 JLDG와 JLCSG 구조에 대하여 비교하였다 . 먼저 JLDG와 JLCSG 구조의 채널길이가 변화할 때, 채널두께를 파라미터로 구한 SS를 그림 6에 도시하였다.
본 논문에서는 식 (3)과 식 (4)를 이용하여 두 구조에 대한 중심전위의 변화를 소자크기 변화에 대하여 고찰한 후, JLDG와 JLCSG 구조 MOSFET의 SS를 구하여 비교·고찰할 것이다.
비교·분석을 위하여 기존에 발표된 각 구조에 대한 해석학적 중심전위분포를 이용하였으며 이를 이용하여 해석학적 SS를 각 구조에 대하여 구한 식을 이용하였다.
그러므로 식 (3)과 식 (4)를 이용하여 JLDG와 JLCSG 구조에 대한 중심전위를 비교하고자 한다. 이 때 문턱전압이하 영역에서의 비교를 위하여 충분히 문턱전압이하의 게이트 전압에서 비교하였다. 그림 1에서 볼 수 있듯이 대칭형 JLDG구조와 JLCSG 구조에서는 전하가 채널의 중심을 통하여 이동할 것이다[8].
채널두께 변화에 대한 중심전위 변화를 관찰하기 위하여 채널두께가 14 nm로 증가하였을 경우 중심전위의 변화를 그림 4에 도시하였다. 채널 두께 변화에 따라 문턱전압이 변화하므로 그림 3과 상이한 게이트 전압을 사용하여 비교하였다. 그림 3(a)와 그림 4에서 알 수 있듯이 채널두께가 증가하면 게이트 전압 변화에 대한 중심전위의 변화가 감소한다.
채널길이는 20 nm에서 60 nm , 채널두께는 10 nm에서 14 nm, 그리고 산화막 두께는 0.5 nm에서 2 nm 사이로 변화할 때 중심전위와 문턱전압이하 스윙을 비교·분석하였다.

데이터처리

본 논문에서 제시한 문턱전압이하 모델의 타당성을 검토하기 위하여 2차원 시뮬레이션 결과와 그림 2에 비교하였다. 이미 발표된 논문[5,6]에서와 같이 문턱전압이하 모델은 2차원 시뮬레이션 값과 매우 잘 일치하는 것을 알 수 있다.

성능/효과

특히 채널두께에 대한 SS의 변화는 JLCSG구조가 덜 영향을 받았다. 게이트 산화막 두께가 증가할수록 SS는 증가하였으며 JLDG 구조 보다 JLCSG 구조가 산화막 두께 변화에 덜 영향을 받았다. 이상의 결과를 기초로, 3차원 나노구조 트랜지스터의 경우 원통형 구조가 더욱 효과적으로 단채널효과를 감소시킬 수 있다고 판단된다.
비교·분석을 위하여 기존에 발표된 각 구조에 대한 해석학적 중심전위분포를 이용하였으며 이를 이용하여 해석학적 SS를 각 구조에 대하여 구한 식을 이용하였다. 결과적으로 게이트 전압에 대한 중심전위의 변화는 드레인전류의 변화로 나타날 것이므로 결국 중심전위의 변화에 의하여 SS를 유추해낼 수 있었다. 채널두께가 증가할수록 SS는 증가 하였으며 JLDG구조보다 JLCSG구조가 더욱 작은 SS를 나타냈다.
게이트 산화막 두께를 파라미터로 구한 JLDG 와 JLCSG 구조에서의 채널길이에 따른 SS의 변화를 그림 7에 도시하였다. 산화막 두께가 증가할수록 SS는 증가하였으며 JLDG 구조보다 JLCSG 구조가 산화막 두께 증가에 덜 민감하다는 것을 관찰할 수 있다. 채널길이가 감소할수록 산화막 두께변화가 SS에 미치는 영향이 크게 증가한다는 것을 관찰할 수 있다.
게이트 산화막 두께가 증가할수록 SS는 증가하였으며 JLDG 구조 보다 JLCSG 구조가 산화막 두께 변화에 덜 영향을 받았다. 이상의 결과를 기초로, 3차원 나노구조 트랜지스터의 경우 원통형 구조가 더욱 효과적으로 단채널효과를 감소시킬 수 있다고 판단된다.
채널길이가 감소하면 중심전위의 절대 값이 감소하는 것을 관찰할 수 있다. 즉, 채널길이가 감소할수록 SS뿐만이 아니라 문턱전압이하 전류도 증가하여 단채널 효과에 의한 트랜지스터 성능저하 현상이 발생하는 것을 알 수 있다.
즉, 채널두께가 증가하면 JLCSG 구조가 단채널효과를 더욱 효과적으로 감소시킨다는 것을 알 수 있다.
결과적으로 게이트 전압에 대한 중심전위의 변화는 드레인전류의 변화로 나타날 것이므로 결국 중심전위의 변화에 의하여 SS를 유추해낼 수 있었다. 채널두께가 증가할수록 SS는 증가 하였으며 JLDG구조보다 JLCSG구조가 더욱 작은 SS를 나타냈다. 특히 채널두께에 대한 SS의 변화는 JLCSG구조가 덜 영향을 받았다.

질의응답

핵심어	질문	논문에서 추출한 답변
	무접합 구조는 도핑기술의 한계를 어떻게 극복하는가?	특히 나노단위로 제작할 때 소스/드레인 영역과 채널영역에서 발생하는 도핑농도의 급격한 변화로 인하여 무접합 구조에 대한 연구가 활발히 진행되고 있다[2]. 무접합 구조에서는 소스/드레인 영역과 채널영역을 동일한 형태의 불순물로 도핑하므로 나노단위 소자에서 소스/드레인과 채널 간 발생하는 급격한 도핑농도의 변화에 따른 도핑기술의 한계를 극복할 수 있다. 또한 소스와 드레인 영역에 별도의 도핑과정이 필요치 않아 제작공정을 단순화할 수 있다는 장점이 있다.
	문턱전압이하 스윙이란?	본 논문에서는 JLDG와 JLCSG 구조에서 문턱전압이하에서 발생하는 차단전류의 감소현상을 비교 분석하기 위하여 두 구조가 동일한 크기 및 소자파라미터를 가질 때 문턱전압이하 스윙을 분석하였다. 문턱전압이하 스윙은 문턱전압이하 영역에서 게이트 전압에 대한 드레인 전류의 변화를 나타내는 인자로써 최소 60mV/dec값을 갖는다. 문턱전압이하 스윙이 클 경우 트랜지스터가 OFF 상태에서도 무시할 수 없는 전류가 흘러 소비전력의 증가 및 열발생 등 집적회로의 성능 저하를 일으키고 있다.
	3차원 구조의 다중게이트 MOSFET은 어떤 문제를 극복하기 위해 개발되었는가?	2차원 구조의 CMOSFET는 20 nm 이하에서 단채널효과 등에 의한 성능저하 현상이 심각하게 발생하고 있다[1]. 이를 극복하기 위하여 개발된 구조가 3차원 구조의 다중게이트 MOSFET이다.

참고문헌 (8)

I. Ferain, C. A. Colinge and J. Colinge ,"Multigate transistor as the future of classical metal-oxide-semiconductor field-effect transistors," Nature, vol. 479, pp. 310-316, 2011.DOI:10.1038/nature10676

상세보기
E. Gnani, A. Gnudi, S. Reggiani and G. Baccarani, "Theory of the Junctionless Nanowire FET," IEEE Trans. on Electron Devices, vol.58, no. 9, pp. 2903-2910, 2011.DOI: 10.1109/TED.2011.2159608

상세보기
X. Jin, X. Liu, M. Wu, R. Chuai, J. H. Lee and J. H. Lee, "Modelling of the nanoscale channel length effect on the subthreshold characteristics of junctionless field-effect transistors with a symmetric double-gate structure," Journal of Physics D: Applied Physics, vol. 45, no. 37, pp.1-5, 2012.DOI:10.1088/0022-3727/45/37/375102
C. Li, Y. Zhu ang, S. Di and R. Han, "Subthreshold Behavior Models for Nanoscale Short-Channel Junctionless Cylindrical Surrounding-Gate MOSFETs," IEEE Trans. on Electron Devices, vol. 60, no. 11, pp. 3655-3662, 2013.DOI:10.1109/TED.2013.2281395

상세보기
C. Jiang, R. Liang, J. Wang and J. Xu, "A two-dimensional analytical model for short channel junctionless double-gate MOSFETs," AIP Advances, vol. 5, no. 5, pp. 057122-1-13, 2015.DOI:10.1063/1.4921086

상세보기
N. Trivedi, M. Kumar, S. Haldar, S. Deswal, M. Gupta and R. S. Gupta, "Analytical modeling of Junctionless Accumulation Mode Cylindrical Surrounding Gate MOSFET (JAM-CSG)," Int. J . of Numer. Model., vol. 29, no.6, pp. 1036-1043, 2016.DOI: 10.1002/jnm.2162

상세보기
G. Hu, P. Xiang, Z. Ding, R. Liu, L. Wang and T. A. Tang, "Analytical Models for Electrical Potential, Threshold Voltage, and Subthreshold Swing of Junctionless Surrounding-Gate Transistors," IEEE Trans. on Electron Devices , vol. 61, no. 3, pp.688-695, March 2014.DOI: 10.1109/TED.2013.2297378

상세보기
S. H. Oh, D. Monroe and J. M. Hergenrother, "Analytical Description of Short-Channel Effects in Fully-Depleted Double-Gate and Cylindrical, Surrounding-Gate MOSFETs," IEEE Electron Device Letters, vol. 21, no. 9, pp.445-447, 2000.DOI: 10.1109/55.863106

상세보기

저자의 다른 논문 :

표제어: PCR

동의어: Packet Collision Rate

용어 설명 출처 목록 (6)

용어 설명: PCR은 세균 특이성이 있는 primer를 이용하여 적은 수의 세균이 있을지라도 쉽게 검출할 수 있는 유용한 방법이며, 이를 이용하여 구강 내 치면세균막이나 타액에서 직접 세균을 검출할 수 있게 되었다[8].

내보내기 구분	파일저장 인쇄 메일전송
구성항목	기본정보 상세정보 관리번호, 논문명, 저널/프로시딩명, 저자 , 발행년, 권, 호, 시작페이지, 끝페이지, 발행기관 관리번호, 논문명, 대등논문명, 저자 , 저널/프로시딩명, 발행기관, 발행년, 발행언어, 권, 호, 시작페이지, 끝페이지, ISBN, ISSN, 주제분야, 키워드, 초록(한글), 초록(영문), 저자(소속기관)
저장형식	Text(ASCII format) Excel format RefWorks Direct Export RIS format (for Reference Manager, ProCite, EndNote), Scholar's Aids, Mendeley
메일정보	받는사람 (필수) @ 보내는사람 (선택) @ 제목 내용 KISTI 검색결과 이메일 서비스
안내	총 건의 자료가 검색되었습니다. 다운받으실 자료의 인덱스를 입력하세요. (1-10,000) 검색결과의 순서대로 최대 10,000건 까지 다운로드가 가능합니다. 데이타가 많을 경우 속도가 느려질 수 있습니다.(최대 2~3분 소요) 다운로드 파일은 UTF-8 형태로 저장됩니다. 파일의 내용이 제대로 보이지 않을실 때는 웹브라우저 상단의 보기 -> 인코딩 -> 자동선택 여부를 확인하십시오. ~ Text(ASCII format) Excel format

연합인증