최소 단어 이상 선택하여야 합니다.
최대 10 단어까지만 선택 가능합니다.
다음과 같은 기능을 한번의 로그인으로 사용 할 수 있습니다.
NTIS 바로가기전기전자학회논문지 = Journal of IKEEE, v.22 no.1, 2018년, pp.209 - 212
한상우 (School of Electronic and Electrical Engineering, Hongik University) , 차호영 (School of Electronic and Electrical Engineering, Hongik University)
In this work, we developed P(VDF-TrFE) organic/ferroelectric material based metal-ferroelectric-metal (MFM) capacitors in order to improve the switching characteristics of gallium nitride (GaN) heterojunction field-effect transistors (HFET). The 27 nm-thick P(VDF-TrFE) MFM capacitors exhibited about...
핵심어 | 질문 | 논문에서 추출한 답변 |
---|---|---|
네거티브 커패시턴스 전계효과 트랜지스터은 무엇인가? | 네거티브 커패시턴스 전계효과 트랜지스터 (NCFET) 기술은 강유전체를 게이트 절연막으로 활용하는 기술이다. 강유전체의 분극현상으로 인해발생하는 커패시턴스의 비선형성은 게이트로 인가된 전압을 증폭시켜 더 큰 표면전위 값을 제공하며 이를 통해 m factor(∂VG /∂ψs )는 1이하로 낮아질 수 있다. | |
현재 CMOS기술의 한계점은 어떤점이 있는가? | 그러나 현재 CMOS기술은 크게 두 가지의 기술장벽으로 인해 높은 전력소모를 야기하는 기술 한계에 직면해 있는 실정이다[1]. 첫 번째는 개별 트랜지스터의 일정한 온-전류를 유지하기 위해 일정 값 이하로 공급전압(VDD)을 감소시킬 수 없는 어려움이며 두 번째는 온-오프 스위칭 비율특성( Ion/Ioff )을 열화 시키는 트랜지스터의 누설전류 증가이다. 이러한 전력소모의 증가는 열 발생을 급증시키는 현상을 발생시키며 이를 통해 다시 동작주파수 및 성능이 제한되어 MPU의 성능향상을 저해하는 요소가 된다. | |
Si 기반 CMOS 로직 반도체 기술은 어떻게 발전해왔는가? | Si 기반 CMOS 로직 반도체 기술은 1960년대부터 성공적인 스케일다운 엔지니어링을 통해 지속적인 동작 주파수, 성능, 집적도, micro processor unit (MPU)의 가격경쟁력 향상이 실현되어 왔다. 그러나 현재 CMOS기술은 크게 두 가지의 기술장벽으로 인해 높은 전력소모를 야기하는 기술 한계에 직면해 있는 실정이다[1]. |
K. Rupp, "40 Years of Microprocessor Trend Data," https://www.karlrupp.net/2015/06/40-years-of-microprocessor-trend-data/
A. M. Ionescu and H. Riel, "Tunnel field-effect transistors as energy-efficient electronic switches," Nature, vol. 479, no. 7373, pp. 329-337, 2011. DOI:10.1038/nature10679
C. Auth et al., "A 10nm High Performance and Low-Power CMOS Technology Featuring 3rd Generation FinFET Transistors, Self-Aligned Quad Patterning, Contact over Active Gate and Cobalt Local Interconnects," Proceeding of the 2017 IEEE International Electron Devices Meeting, pp. 29.1.1-29.1.4, 2017. DOI:10.1109/IEDM.2017.8268472
U. Abelein et al., "Improved Reliability by Reduction of Hot-Electron Damage in the Vertical Impact-Ionization MOSFET (I-MOS)," IEEE Electron Device Lett., vol. 28, no. 1, pp. 65-67, 2007. DOI:10.1109/LED.2006.887629
J. Jo et al., "Negative Capacitance in Organic/Ferroelectric Capacitor to Implement Steep Switching MOS Devices," Nano Lett., Vol. 15, no. 7, pp. 4553-4556, 2015. DOI:10.1021/acs.nanolett.5b01130
A. I. Khan, et al., "Negative capacitance in a ferroelectric capacitor," Nature Materials, vol. 14, pp. 182-186, 2015. DOI:10.1038/nmat4148
※ AI-Helper는 부적절한 답변을 할 수 있습니다.