[논문]샘플-홀드 커패시터와 전압제어발진기 신호에 동작하는 피드포워드 루프필터를 가진 단방향 전하펌프를 가진 위상고정루프

한대현

doi:10.17661/jkiiect.2018.11.3.283

샘플-홀드 커패시터와 전압제어발진기 신호에 동작하는 피드포워드 루프필터를 가진 단방향 전하펌프를 가진 위상고정루프
A PLL with an Unipolar Charge Pump and a Loop Filter consisting of Sample-Hold Capacitor and FVCO-sampled Feedforward Filter 원문보기

한국정보전자통신기술학회논문지 = Journal of Korea institute of information, electronics, and communication technology, v.11 no.3, 2018년, pp.283 - 289

한대현 (Department of Electronic Dongeui University)

초록
AI-Helper

샘플-홀드 커패시터와 전압제어발진기 신호에 동작하는 피드포워드 루프필터를 가진 단방향 전하펌프를 가진 위상고정루프를 제안하였다. 제안된 위상고정루프는 기존의 2차 RC 필터에 비해서 저항 대신에 스위치와 작은 작은 크기의 커패시터를 사용하여 칩 크기를 줄일 수 있을 뿐만 아니라 전압제어발진기의 위상잡음에 영향을 미치는 ${\Delta}VLPF$의 변화량과, 기준신호 의사잡음에 영향을 미치는 ${\Delta}{\Delta}VLPF$의 변화량을 각각 1/5과 1/6로 줄였다. 제안된 위상고정루프는 1.8V $0.18{\mu}m$ CMOS 공정을 이용하여 시뮬레이션을 통해 위상잡음 특성이 개선된 동작을 확인하였다. 향후 시뮬레이션을 바탕으로 칩을 제작하여 성능을 검정할 계획이다.

Abstract ▼ AI-Helper

A PLL with an unipolar charge pump and a loop filter consisting of sample-hold capacitor and Fvco-sampled feedforward loop filter. The proposed PLL not only reduces the chip area by replacing the resistance to a switch and a small capacitor but also reduces the variation of ${\Delta}VLPF$ and ${\Delta}{\Delta}VLPF$ to 1/6 and 1/5 respectively. The variation of ${\Delta}VLPF$ is related to the phase noise of VCO output and that of ${\Delta}{\Delta}VLPF$ is proportional to reference spurs. It has been simulated and verified with a 1.8V $0.18{\mu}m$ CMOS process and shown a good phase noise characteristics. We plan to fabricate chip based on the simulations and check performance.

주제어

AI 본문요약
AI-Helper

* AI 자동 식별 결과로 적합하지 않은 문장이 있을 수 있으니, 이용에 유의하시기 바랍니다.

문제 정의

본 논문에서는 기준신호 의사잡음을 줄이기 위해 샘플홀드 커패시터와 전압제어 발진기 출력 신호에 제어되는 피드포워드 루프필터를 가진 단방향 전하펌프 위상고정루프를 제안하였다. 제안한 위상고정루프는 1.
본 논문에서는 샘플-홀드 커패시터와 전압제어발진기 신호에 동작하는 피드포워드 루프필터를 가진 단방향 전하 펌프를 가진 위상고정루프를 제안하였다. 제안된 구조는 기존의 RC 2차 루프필터구조에 비해서 칩의 면적을 줄일 수 있을 뿐만 아니라 전압제어발진기의 위상잡음에 영향을 미치는 △VLPF의 변화량과, 기준신호 의사잡음에 영향을 미치는 △△VLPF의 변화량을 각각 1/5과 1/6로 줄여 위상잡음을 특성과 기준신호 의사잡음 특성을 개선할 수 있다.

가설 설정

(b)와 ©에서 나타난 바와 같이 △VLPF와△△VLPF는 각각 402μV, 55.3μV이다.

제안 방법

본 논문에서 기준신호 의사잡음에 영향을 미치는 △VLPF, △△VLPF를 줄이기 위해서 루프필터 전압 VLPF가 기준신호의 반주기 보다 훨씬 짧은 VCO 출력신호의 반주기 동안만 유지되도록 하여 훨씬 짧은 시간동안 만 유지되는 회로를 그림 3과 같이 제안하였다.
이 회로의 변수 값은 Icp=200μA, Cp=100pF, Rz=1.5KΩ, Cz=1nF, KVCO=330MHz/V이며, 0.18μm CMOS 공정으로 HSPICE로 시뮬레이션 하였다.
제안된 구조와의 비교를 위해 양방향 전하펌프와 2차 루프필터를 가진 기존 구조의 위상고정루프를 시뮬레이션하였다. 15.
제안한 PLL 회로는 그림 4와 같이 기존 2차 RC루프필터에 저항을 제거하고, 스위치와 커패시터를 추가하였으며 루프필터와 커패시터 사이에 스위치 SW1을 두어 UP/DN신호에 의한 전하를 전달하도록 하였으며 전하펌프(CP)의 하단을 스위치로 사용한 구조이다. 스위치 $\overline {SW1}$는 스위치 SW1과 반대로 동작하며 저항 역할을 한다.
본 논문에서는 기준신호 의사잡음을 줄이기 위해 샘플홀드 커패시터와 전압제어 발진기 출력 신호에 제어되는 피드포워드 루프필터를 가진 단방향 전하펌프 위상고정루프를 제안하였다. 제안한 위상고정루프는 1.8V 0.18㎛ CMOS 공정을 이용하여 시뮬레이션을 통해 동작을 확인하였다.

대상 데이터

그림 7의 단방향 전하펌프는 주파수검출기에서 나온 UP/DN 신호에 따라 전류의 흐름을 제어하는 역할을 한다. 본 논문에서 사용된 전하펌프는 그림 7에 나타난 바와 같이, 캐스코드(cascode) 구조를 사용하였다. 전하펌프의 MN2 트랜지스터를 SWreset 신호로 제어하며 동작하도록 하여, MP2와 MN2의 크기에 따라 단방향 전하펌프의 충⦁방전 전류비를 제어한다.

데이터처리

거의 유사한 값을 가지는 제안된 구조를 앞의 경우와 같이 0.18μm CMOS 공정으로 HSPICE로 시뮬레이션 하였다.

성능/효과

Icp/Ireset 의 값이 5일 때, 시뮬레이션 결과 는 제안한 구조의 △△VLPF와 △VLPF 크기가 기존 구조에 비해서 각 각 1/5과 1/6의 크기로 감소하였으며, Icp/Ireset 의값이 50일 때는 VLPF와 △VLPF 크기는 둘 다 기존 구조의 1/3의 크기로 감소하였다.
Icp/Ireset의 값이 5일 때와 50일 때 기준신호 의사잡음과 위상잡음의 특성이 많이 좋아 졌다는 것을 알 수 있으며 위상고정 시간은 약 50% 정도 증가 하였다.
샘플-홀드 커패시터와 VCO 신호에 동작하는 피드포워드 루프필터를 가진 단방향 전하펌프 위상고정루프는 Icp/Ireset의 값이 작을 때는 기존구조에 비해 잡음 특성을 크게 향상 시킬 수 있다. 그리고 기존 구조에 간단한 스위치 제어 회로가 추가되므로 칩의 크기와 전력 소모의 거의 증가 하지 않는다.
비선형성은 대역 내 잡음 의 크기가 증가하여 고주파 잡음의 상호변조 및 에일리어싱을 야기한다. 전하펌프의 UP(DN) 경로만을 단독으로 동작하게 하고, 비선형 영역에서 떨어져있는 수정된 위상 오프셋에서 루프를 고정함으로써 기존 PFD-CP 의 비선형성을 개선할 수 있다.
본 논문에서는 샘플-홀드 커패시터와 전압제어발진기 신호에 동작하는 피드포워드 루프필터를 가진 단방향 전하 펌프를 가진 위상고정루프를 제안하였다. 제안된 구조는 기존의 RC 2차 루프필터구조에 비해서 칩의 면적을 줄일 수 있을 뿐만 아니라 전압제어발진기의 위상잡음에 영향을 미치는 △VLPF의 변화량과, 기준신호 의사잡음에 영향을 미치는 △△VLPF의 변화량을 각각 1/5과 1/6로 줄여 위상잡음을 특성과 기준신호 의사잡음 특성을 개선할 수 있다. 향후 지터에 대한 시뮬레이션을 추가한 후 칩을 제작하여 위상잡음 및 기준신호 의사잡음의 성능을 확인할 계획이다.
제안한 위상고정루프도 기존 구조와 같은 15.625MHz의 기준주파수, 1GHz의 출력 주파수, 330MHz/V의 KVCO, 64의 분주비 값을 가지고 있다. 제안한 구조는 전하펌프와 루프 필터 구조가 달라 Icp=200μA,Ireset=1mA의 전하펌프 전류 값을 가지며 루프필터는 Cp1=400pF, Cp2=50pF, Cz=50pF, 값을 가지고 있다.

후속연구

제안된 구조는 기존의 RC 2차 루프필터구조에 비해서 칩의 면적을 줄일 수 있을 뿐만 아니라 전압제어발진기의 위상잡음에 영향을 미치는 △VLPF의 변화량과, 기준신호 의사잡음에 영향을 미치는 △△VLPF의 변화량을 각각 1/5과 1/6로 줄여 위상잡음을 특성과 기준신호 의사잡음 특성을 개선할 수 있다. 향후 지터에 대한 시뮬레이션을 추가한 후 칩을 제작하여 위상잡음 및 기준신호 의사잡음의 성능을 확인할 계획이다.

질의응답

핵심어	질문	논문에서 추출한 답변
	제안된 위상고정루프의 특징은?	샘플-홀드 커패시터와 전압제어발진기 신호에 동작하는 피드포워드 루프필터를 가진 단방향 전하펌프를 가진 위상고정루프를 제안하였다. 제안된 위상고정루프는 기존의 2차 RC 필터에 비해서 저항 대신에 스위치와 작은 작은 크기의 커패시터를 사용하여 칩 크기를 줄일 수 있을 뿐만 아니라 전압제어발진기의 위상잡음에 영향을 미치는 ${\Delta}VLPF$의 변화량과, 기준신호 의사잡음에 영향을 미치는 ${\Delta}{\Delta}VLPF$의 변화량을 각각 1/5과 1/6로 줄였다. 제안된 위상고정루프는 1.
	단방향 전하펌프의 역할은?	그림 7의 단방향 전하펌프는 주파수검출기에서 나온 UP/DN 신호에 따라 전류의 흐름을 제어하는 역할을 한다. 본 논문에서 사용된 전하펌프는 그림 7에 나타난 바와 같이, 캐스코드(cascode) 구조를 사용하였다.
	양방향 전하펌프와 2차 루프필터를 가진 기존 구조의 위상고정루프를 시뮬레이션한 결과는?	제안된 구조와의 비교를 위해 양방향 전하펌프와 2차 루프필터를 가진 기존 구조의 위상고정루프를 시뮬레이션하였다. 15.625MHz의 기준주파수를 가지고 출력 주파수는 1GHz이며, 분주비는 64이다. 이 회로의 변수 값은 Icp=200μA, Cp=100pF, Rz=1.5KΩ, Cz=1nF, KVCO=330MHz/V이며, 0.18μm CMOS 공정으로 HSPICE로 시뮬레이션 하였다. 그림 8에 기존 2차 루프필터를 가진 위상고정루프의 시뮬레이션 결과를 보였다. 그림 8 (a)는 18 μs에서 위상이 고정되는 것을 보여주고 있으며, 그림 8 (b)는 위상고정 이후 발생하는 루프 필터 전압 크기 변화량 △VLPF는 1.2mV의 값을 가지며, 그림 8 (c)는 기준신호 주기마다 발생하는 △△VLPF의 크기가 190μV 임을 인 것을 보여주고 있다.

참고문헌 (8)

S. Sidiropoulos, D. Liu, J. Kim, G. Wei and M. Horowitz, "Adaptive bandwidth DLLs and PLLs using regulated supply CMOS buffers," Symposium on VLSI Circuits Digest of Technical Papers, pp. 124-127, 2000.
M.S. Hwang, J. Kim and D.K. Jeong, "Reduction of pump current mismatch in charge-pump PLL," IEE Electronics Lett., vol. 45, no. 3, pp. 135-136, Jan. 2009.

상세보기
Chun-Yi Kuo, Jung-Yu Chang and Shen-Iuan Liu, "A Spur-Reduction Technique for a 5-GHz Frequency Synthesizer," IEEE Transactions on Circuits and Systems-I: Regular Papers, vol. 53, no. 3, 526-533, March. 2006.

상세보기
Wu-Hsin Chen, Wing-Fai Loke, and Byunghoo Jung, "A 0.5-V, $440-{\mu}W$ Frequency Synthesizer for Implantable Medical Devices," IEEE Journal of Solid-State Circuits, vol. 47, no. 8, pp. 1896-1907, Aug. 2012.

상세보기
Ching-Yuan Yang, Shen-Iuan Liu, "Fast-switching frequency synthesizer with a discriminator-aided phase detector," IEEE Journal of Solid-State Circuits, vol. 35, no. 10, pp. 1445-1452, Oct. 2000.

상세보기
Kuo-Hsing Cheng, Wei-Bin Yang Cheng-Ming Ying, "A dual-slope phase frequency detector and charge pump architecture to achieve fast locking of phase-locked loop," IEEE Transactions on Circuits and Systems II, vol. 50, no. 11, pp. 892-896, Nov. 2003.

상세보기
H.C. Luong and G. C. T. Leung, Low-Voltage CMOS RF Frequency Synthesizer, 1st ed, Cambridge, 2004
Jaeha Kim, Jeong-Kyoum Kim, Bong-Joon Lee, Namhoon Kim, Deog-Kyoon Jeong and Wonchan Kim, "A 20-GHz Phase-Locked Loop for 40-Gb/s Serializing Transmitter in 0.13-um CMOS," IEEE Journal of Solid-State Circuits, vol.41, no.4, Apr. 2006.

상세보기

표제어: PCR

동의어: Packet Collision Rate

용어 설명 출처 목록 (6)

용어 설명: PCR은 세균 특이성이 있는 primer를 이용하여 적은 수의 세균이 있을지라도 쉽게 검출할 수 있는 유용한 방법이며, 이를 이용하여 구강 내 치면세균막이나 타액에서 직접 세균을 검출할 수 있게 되었다[8].

내보내기 구분	파일저장 인쇄 메일전송
구성항목	기본정보 상세정보 관리번호, 논문명, 저널/프로시딩명, 저자 , 발행년, 권, 호, 시작페이지, 끝페이지, 발행기관 관리번호, 논문명, 대등논문명, 저자 , 저널/프로시딩명, 발행기관, 발행년, 발행언어, 권, 호, 시작페이지, 끝페이지, ISBN, ISSN, 주제분야, 키워드, 초록(한글), 초록(영문), 저자(소속기관)
저장형식	Text(ASCII format) Excel format RefWorks Direct Export RIS format (for Reference Manager, ProCite, EndNote), Scholar's Aids, Mendeley
메일정보	받는사람 (필수) @ 보내는사람 (선택) @ 제목 내용 KISTI 검색결과 이메일 서비스
안내	총 건의 자료가 검색되었습니다. 다운받으실 자료의 인덱스를 입력하세요. (1-10,000) 검색결과의 순서대로 최대 10,000건 까지 다운로드가 가능합니다. 데이타가 많을 경우 속도가 느려질 수 있습니다.(최대 2~3분 소요) 다운로드 파일은 UTF-8 형태로 저장됩니다. 파일의 내용이 제대로 보이지 않을실 때는 웹브라우저 상단의 보기 -> 인코딩 -> 자동선택 여부를 확인하십시오. ~ Text(ASCII format) Excel format