[논문]고성능 저전력 하이브리드 L2 캐시 메모리를 위한 연관사상 집합 관리

정보성; 이정훈

doi:10.14372/iemek.2018.13.3.125

[국내논문] 고성능 저전력 하이브리드 L2 캐시 메모리를 위한 연관사상 집합 관리
Way-set Associative Management for Low Power Hybrid L2 Cache Memory 원문보기

대한임베디드공학회논문지 = IEMEK Journal of embedded systems and applications, v.13 no.3, 2018년, pp.125 - 131

정보성 (GyeongSang National University) , 이정훈 (GyeongSang National University(ERI))

Abstract ▼ AI-Helper

STT-RAM is attracting as a next generation Non-volatile memory for replacing cache memory with low leakage energy, high integration and memory access performance similar to SRAM. However, there is problem of write operations as the other Non_volatile memory. Hybrid cache memory using SRAM and STT-RAM is attracting attention as a cache memory structure with lowe power consumption. Despite this, reducing the leakage energy consumption by the STT-RAM is still lacking access to the Dynamic energy. In this paper, we proposed as energy management method such as a way-selection approach for hybrid L2 cache fo SRAM and STT-RAM and memory selection method of write/read operation. According to the simulation results, the proposed hybrid cache memory reduced the average energy consumption by 40% on SPEC CPU 2006, compared with SRAM cache memory.

주제어

AI 본문요약
AI-Helper

* AI 자동 식별 결과로 적합하지 않은 문장이 있을 수 있으니, 이용에 유의하시기 바랍니다.

문제 정의

하지만, SRAM은 STT-RAM에 비해 쓰기 동작의 효과가 높은 데이터를 유지하는 것이 효과적이다. 따라서 본 논문에서는 SRAM의 쓰기 데이터를 효과적으로 관리하기 위해 쓰기 연산에 대한 LRU 정책 (Write_LRU)을 추가 하였다. 즉 STT-RAM에 쓰기동작에 의해 SRAM과 데이터 교체가 발생하면, SRAM의 쓰기 LRU 정책에 의해 희생 블록이 선택으로 데이터 교체가 발생하게 된다.
본 논문에서 효과적인 하이브리드 L2 캐시 메모리를 위한 SRAM과 STT-RAM의 연관사상 비율을 위해 다양한 연관 사상을 가지는 STT-RAM의 쓰기 동작을 측정하였다. STT-RAM은 SRAM에 비해 높은 쓰기 지연시간과 에너지 소비로 하이브리드 캐시 메모리의 중요 성능평가 기준이라 할 수 있다.
본 논문에서는 SRAM과 STT-RAM 하이브리드 캐시 메모리를 위한 간단하면서 효과적인 알고리즘을 제안하였다. 제안된 하이브리드 캐시 메모리는 성능과 에너지 소비를 고려한 L2 캐시 메모리이며, 연관 사상구조로 쓰기 연산과 읽기 연산을 구분하여 SRAM과 STT-RAM에 저장된다.
본 논문에서는 SRAM과 STT-RAM 하이브리드 캐시 메모리를 위한 저전력 에너지 관리 기법을 제안하였다. 본 논문에서 제안된 방법은 저전력을 위해 SRAM과 STT-RAM의 특성을 고려하여, 빈번한 쓰기 연산은 SRAM에서 관리되며, STT-RAM은 읽기 연산에 대한 데이터를 관리하게 된다.
본 논문에서는 제안된 하이브리드 구조의 성능을 평가하기 위해 기존 SRAM L2 캐시와 동일한 용량인 128Kbyte에 대해 시뮬레이션을 하였다.
본 논문에서는 효과적인 웨이-선택을 위해 웨이의 LRU 상태에 대한 데이터를 모니터링 하였다. 그림 2는 LRU 상태를 나타내고 있다.
본 논문의 주목적은 SRAM으로 구성된 L2 캐시 메모리에 대하여 SRAM과 STT-RAM의 하이브리드 메모리 구조를 제안함으로, 효과적인 차세대 저저력 캐시 메모리 구현에 그 목적을 두고 있다.
본 논문에서 제안된 방법은 저전력을 위해 SRAM과 STT-RAM의 특성을 고려하여, 빈번한 쓰기 연산은 SRAM에서 관리되며, STT-RAM은 읽기 연산에 대한 데이터를 관리하게 된다. 특히 SRAM과 STT-RAM의 페이지 교체시, 본 논문에서는 STT-RAM의 특성을 고려하여 SRAM의 최근 쓰기 연산이 발생하지 않은 데이터 블록을 교체하는 방법을 제안하였다.

제안 방법

본 논문에서는 제안된 L2 캐시 메모리의 성능평가를 위하여 SPEC CPU 2006벤치마크의 실행되는 동안 L2 캐시 메모리에 접근하는 주소를 Pintools[16]를 수정하여 모니터링 하고 추출하였다. 그리고 에너지 소비는 연구 [9]를 바탕으로 Cacti 6.5[17]를 수정하여 사용하였다.
그림 1은 제안된 전체 메모리 시스템의 구조이며, 본 논문에서는 저전력 컴퓨팅 시스템을 위한 메모리로 L2 캐시 메모리에 대한 성능평가를 하였다.
즉 STT-RAM에 쓰기동작에 의해 SRAM과 데이터 교체가 발생하면, SRAM의 쓰기 LRU 정책에 의해 희생 블록이 선택으로 데이터 교체가 발생하게 된다. 또한 STT-RAM으로부터 빈번한 데이터 교체를 방지하기 위해 추가적인 쓰기 비트 (Write bit)를 추가 하였다. 즉 STT-RAM에 쓰기 연산이 발생하면, 쓰기 비트를 확인하게 된다.
제안된 하이브리드 캐시 메모리는 성능과 에너지 소비를 고려한 L2 캐시 메모리이며, 연관 사상구조로 쓰기 연산과 읽기 연산을 구분하여 SRAM과 STT-RAM에 저장된다. 또한 메모리 접근를 위한 구동 전력을 줄이기 위해 연관사상 구조의 일부만 접근하는 방법을 제안하였다.
또한 저전력을 위해 기존 캐시 메모리에서 연구되어진 웨이-선택 방법을 간단한 알고리즘으로 수행하였다.
만약, L2 캐시 메모리에서 접근 실패가 발생하면, 본 논문에서는 선택적인 메모리 할당을 제안하였다. 앞서 언급한 내용과 같이 SRAM은 쓰기 연산에 효과적이며, 최근 접근이 발생한 웨이의 접근 빈도가 높은 것을 고려하여, 쓰기 요청에 의한 접근실패는 write_LRU 정책에 의해 SRAM에 저장된다.
본 논문에서 제안된 L2 캐시 메모리는 웨이-선택 버퍼에 의해 전체 웨이 중 일부만 접근한다. 그림 3의 결과에 따라 우리는 최근 참조된 4웨이를 우선 접근하는 방법을 선택하였다.
본 논문에서는 SRAM과 STT-RAM 하이브리드 캐시 메모리를 위한 저전력 에너지 관리 기법을 제안하였다. 본 논문에서 제안된 방법은 저전력을 위해 SRAM과 STT-RAM의 특성을 고려하여, 빈번한 쓰기 연산은 SRAM에서 관리되며, STT-RAM은 읽기 연산에 대한 데이터를 관리하게 된다. 특히 SRAM과 STT-RAM의 페이지 교체시, 본 논문에서는 STT-RAM의 특성을 고려하여 SRAM의 최근 쓰기 연산이 발생하지 않은 데이터 블록을 교체하는 방법을 제안하였다.
본 논문에서는 이러한 사항을 고려하여 L1 캐시 메모리는 SRAM으로 구성되며, 용량이 큰 L3 캐시 메모리는 차세대 비휘발성 메모리로 구성되어진다. 그리고 L2 캐시 메모리는 성능과 에너지 소비를 고려한 하이브리드 메모리 시스템으로 구성되어진다.
본 논문에서는 이러한 이유로, 제안된 하이브리드 캐시 메모리의 SRAM과 STT-RAM의 비율을 1:1로 구성하였다. 즉 4웨이-SRAM과 4웨이-STT-RAM의 연관사상 구조에 대해서 기존 SRAM과 에너지 소비에 대한 성능평가를 하였다.
본 논문에서는 제안된 L2 캐시 메모리의 성능평가를 위하여 SPEC CPU 2006벤치마크의 실행되는 동안 L2 캐시 메모리에 접근하는 주소를 Pintools[16]를 수정하여 모니터링 하고 추출하였다. 그리고 에너지 소비는 연구 [9]를 바탕으로 Cacti 6.
그림 3은 제안된 하이브리드 캐시 메모리 (웨이-선택 버퍼 제외)에서 SRAM과 STT-RAM의 연관사상 구조 비율에 따른 SRAM과 STT-RAM의 평균 구동 에너지 소비를 나타내고 있다. 시뮬레이션은 SRAM의 누설 에너지를 고려하여, SRAM과 STT-RAM의 웨이 비율을 1:7에서 4:4에 대한 결과만을 이용하였다.
제안된 하이브리드 L2 캐시 메모리는 각 메모리의 특성을 고려하여, SRAM은 쓰기 연산이 발생하는 데이터를 관리하며, STT-RAM은 낮은 누설 전력으로 대기 데이터를 관리하게 된다. 또한 구동 에너지를 줄이기 위해 제안된 L2 캐시 메모리는 N웨이중 일부 웨이에만 접근을 허용하였다.
본 논문에서는 SRAM과 STT-RAM 하이브리드 캐시 메모리를 위한 간단하면서 효과적인 알고리즘을 제안하였다. 제안된 하이브리드 캐시 메모리는 성능과 에너지 소비를 고려한 L2 캐시 메모리이며, 연관 사상구조로 쓰기 연산과 읽기 연산을 구분하여 SRAM과 STT-RAM에 저장된다. 또한 메모리 접근를 위한 구동 전력을 줄이기 위해 연관사상 구조의 일부만 접근하는 방법을 제안하였다.
본 논문에서는 이러한 이유로, 제안된 하이브리드 캐시 메모리의 SRAM과 STT-RAM의 비율을 1:1로 구성하였다. 즉 4웨이-SRAM과 4웨이-STT-RAM의 연관사상 구조에 대해서 기존 SRAM과 에너지 소비에 대한 성능평가를 하였다.

대상 데이터

(b)와 같이 연관사상 구조로 이루어지며, 기본적으로 데이터 교체 정책은 LRU 동작으로 이루어진다. 제안된 L2 캐시 메모리의 구조는 전체 n 연관 사상구조이며 데이터는 m 연관사상을 가지는 STT-RAM과 n-m 연관사상을 가지는 SRAM으로 구성된다. 그리고 데이터와 달리 태그 부분은 상태비트와 교체정책에 의한 빈번한 업 데이터의 이유로 오로지 SRAM으로만 구성된다 [7, 10].

이론/모형

또한 구동 에너지를 줄이기 위해 제안된 L2 캐시 메모리는 N웨이중 일부 웨이에만 접근을 허용하였다. 이를 위해 본 논문에서는 웨이-선택 (Way Select) 버퍼를 추가 하였다. 만약 제안된 L2 캐시 메모리에서 접근 요청이 발생하면, 웨이-선택 버퍼에 의해 K개의 웨이만 선택적으로 접근이 발생한다.

성능/효과

그림 3에서 보듯이 하이브리드 메모리의 SRAM의 연관 사상 구조가 증가할수록 좋은 에너지 소비를 보였다. 4웨이-SRAM과 4웨이-STT-RAM의 연관사상 구조가 1웨이 SRAM과 7웨이-STT-RAM 구조에 비해 약 10%의 에너지 감소를 보였다. 비록 STT-RAM의 접근이35% 줄였진 반면, 에너지 소비는 단 10%만 감소하였다.
연구 [10]은 누설 전력이 높은 L2 캐시 메모리를 STT-RAM으로 대체하였다. 더욱이 L1 캐시 메모리로부터 write-back 동작 요청시, 쓰기 요청이 발생한 작은 데이터 영역만 STT-RAM에 쓰기 동작을 수행함으로 STT-RAM의 높은 쓰기 에너지 및 지연시간을 향상하였다. 연구 [1]과 연구 [11]은 대용량 저장 메모리로 MLC STT-RAM의 효과적인 에너지 소비에 대한 연구를 진행하였다.
따라서 L2, L3 캐시 메모리를 기존의 SRAM을 사용하는 것은 누설 전력으로 인한 높은 에너지 소비를 초래하게 된다. 따라서 L2, L3 캐시 메모리는 저전력을 위해 차세대 비휘발성 메모리를 사용하는 것이 효과적이다. 하지만, 차세대 비휘발성 메모리는 쓰기 연산에 대한 높은 지연시간과 에너지 소비로 L2 및 L3 캐시 메모리에 모두 적용하는 것은 오히려 전체적인 시스템 성능 저하의 원인이 될 수 있다.
그림 2는 LRU 상태를 나타내고 있다. 시뮬레이션 결과 최근 사용된 웨이에서 빈번한 접근이 발생하였다. 따라서 본 논문에서 제안된 웨이-선택 버퍼는 최근 접근이 발생 K개의 웨이 정보를 저장하게 된다.
시뮬레이션 결과, 제안된 웨이-선택 버퍼에 의해 L2 캐시 메모리에 처음에 접근 성공의 발생 비율은 전체 접근 성공의 약 95%이다. 그림 4에서 보면, 쓰기 연산이 읽기 연산에 비해 높은 비중을 차지하고 있다.
시뮬레이션 결과, 제안된 하이브리드 메모리가 기존 SRAM에 비해 SPEC CPU2006(Cint, Cfp)에서 약 평균 40%의 에너지 소비를 줄였다. 그림 5와 그림6과 달리 그림 7과 그림 8에서는 에너지 소비에 대한 결과 값이 대부분 벤치마크에서 비슷한 결과를 보인다.
시뮬레이션 결과에 따르면, 제안된 하이브리드 L2 캐시 메모리는 기존 SRAM으로 구성된 L2 캐시 메모리에 비해 SPEC CPU2006의 CInt에서 약 20%, Cfp에서는 약 15%의 에너지 소비를 줄였다.
우리의 시뮬레이션 결과에 따르면, 4웨이- SRAM과 4웨이-STT-RAM의 연관사상 구조가 1웨이 SRAM과 7웨이-STT-RAM 구조에 비해 약35%의 STT-RAM의 접근 줄였다. 그림 3에서 보듯이 하이브리드 메모리의 SRAM의 연관 사상 구조가 증가할수록 좋은 에너지 소비를 보였다.
이러한 SRAM과 STT-RAM의 하이브리드 캐시 메모리의 효과적인 운용을 위해서는 SRAM과 STT-RAM의 특성에 적합한 구조 및 알고리즘이 필요하다. 즉, 쓰기 요청이 빈번하게 발생하는 데이터는 SRAM에서 접근이 발생한 것이 효과적이며, 반면, STT-RAM은 읽기 쓰기 요청이 빈번하게 발생하는 데이터 혹은 접근 빈도가 낮은 데이터를 저장하는 것이 효과적이다.

질의응답

핵심어	질문	논문에서 추출한 답변
	캐시 메모리은 무엇으로 구성되어지는가?	캐시 메모리는 빠른 메모리 접근 시간과 DRAM과 달리 데이터 유지를 위한 리플래시 동작이 필요없는 SRAM으로 구성되어진다. 그럼에도 불구하고, 현재 SRAM의 누설 전력 (Leakage power)은 시스템의 전체 성능에 저하의 원인이 되고 있다[2, 3].
	SRAM의 장점은?	캐시 메모리는 빠른 메모리 접근 시간과 DRAM과 달리 데이터 유지를 위한 리플래시 동작이 필요없는 SRAM으로 구성되어진다. 그럼에도 불구하고, 현재 SRAM의 누설 전력 (Leakage power)은 시스템의 전체 성능에 저하의 원인이 되고 있다[2, 3].
	Spin Torque Transfer RAM은 무엇으로 구성되어지는가?	STT-RAM은 하나의 트랜지스터와 하나의 자기터널 접합 (MTJ, Magnetic Tunnel Junction)으로 구성되어진다. STT 현상은 높은 밀도의 강한 전류가 강자성층을 통과할 때, 강자성체의 자화방향이 전류 속 전자의 스핀 방향과 일치하지 않으면 강제로 일치시키는 특성을 의미한다.

참고문헌 (17)

T.J. Pack, and W.Y. Jang, "Large-Scale Last-Level Cache Design Based on Parallel TLC STT-MRAM," Jounal of Korean Institute of Information Technology, Vol. 15, No. 12, pp. 77-89, 2017 (in Korean).
N.S. Kim, T. Austin, D. Baauw, T. Mudge, K. Flautner, J. Hu, V. Narayanan, "Leakage Current: Moore's Law Meets Static Power," IEEE Computer Society, Vol. 36, No. 12, pp. 68-75, 2003.
Y. Meng, T. Sherwood, R. Kastner, "On the Limits of Leakage Power Reduction in Caches," in Proceedings of High-Performance Computer Archutecture, pp. 154-165, 2005.
ITRS: International Technology Roadmap for Semiconductor, 2008 report, Avaliable: http://www.irts.net/link/2008ITRS/home2008.htm
K. Flautner, N.S. Kim, S. Martin, D. Blaauw, T. Mudge, "Drowsy Cache: Simple Techniques for Reducing Leakage Power," Proceedings of Computer Archtecture, pp. 148-157, 2002.
Z. Hu, S. Kaxiras, M. Martonosi. "Let Cache Decay: Reducing Leakage Energy via Exploitationi of Cache Generational Behavior," ACM Transactions on Computer Sytems, Vol. 20, No. 2, pp. 161-190, 2002.

상세보기
J. Kin, M. Gupta, W. Mangione, "The Filter Cache: An Energy Efficient Memory Structure," Proceedings in ACM/IEEE international symposium on Microarchitecture, pp. 184-193, 1997.
B.S. Jung, J.H. Lee, "Effective Algorithm for the Low-Power set-Associative Cache Memory," IEMEK J. Embed. Sys. Appl., Vol. 9, No. 1, pp. 25-31, 2014 (in Korean).
P.M. Palangappa, J. Li, K. Mohanram, "WOM-Code Solutions for Low Latency and High Endurance in Phase Change Memory," IEEE Transactions on Computers, Vol. 64, No. 4, pp. 1028-1040, 2016.
J.W. Ahn, S. Yoo, K. Choi, "Prediction Hybrid Cache: An Energy-Efficient STT-RAM Cache Architecture," IEEE Transactions on Computers, Vol. 64, No. 3, pp. 940-951, 2015.
S.P. Pack, S. Gupta, N. Mojumder, K. Roy, "Future Cache Design Using STT-RAMs for Improved Energy Efficiency: Devices, Circuits and Architecture," Proceedings of Design Automation, pp. 492-497, 2012.
M. Imani, S. Patil, T. Rosing, "Low Power Data-Aware STT-RAM based Hybrid Cache Architecture," Proceedings of Quality Electronic Design, pp. 88-94, 2016.
J. Li, C. Xue, Y. Xu, "STT-RAM Based Energy-Efficiency Hybrid Cache for CMPs," Proceedings of VLSI and System-on-Chip, pp.31-36, 2011.
A. Jadidi, M. Arjomand, H. Sarbaxi-Axad, "High-Endurance and Performance-Efficient Design of Hybrid Cache Architectures Through Adaptive Line Replacement," Proceedings of Low-Power Electronics and Design, pp. 79-84, 2011.
X. Wu, J. Li, L. Zhang, E. Speight., Y. Xie, "Power and Performance of Read-Write Aware Hybrid Caches With Non-Volatile Memories," Proceedings of Design, Automation and Test in Europe Conference and Exhibition, pp. 737-742, 2009.
https://software.intel.com/sites/landingpage /pin tool/docs/81205/Pin/html/
N. Muralimanohar, R,.Balasubramonian, N. P. Jouppi, "CACTI 6.0: A tool to model large caches," HP Laboratories, pp. 22-31, 2009.

저자의 다른 논문 :

표제어: PCR

동의어: Packet Collision Rate

용어 설명 출처 목록 (6)

용어 설명: PCR은 세균 특이성이 있는 primer를 이용하여 적은 수의 세균이 있을지라도 쉽게 검출할 수 있는 유용한 방법이며, 이를 이용하여 구강 내 치면세균막이나 타액에서 직접 세균을 검출할 수 있게 되었다[8].

내보내기 구분	파일저장 인쇄 메일전송
구성항목	기본정보 상세정보 관리번호, 논문명, 저널/프로시딩명, 저자 , 발행년, 권, 호, 시작페이지, 끝페이지, 발행기관 관리번호, 논문명, 대등논문명, 저자 , 저널/프로시딩명, 발행기관, 발행년, 발행언어, 권, 호, 시작페이지, 끝페이지, ISBN, ISSN, 주제분야, 키워드, 초록(한글), 초록(영문), 저자(소속기관)
저장형식	Text(ASCII format) Excel format RefWorks Direct Export RIS format (for Reference Manager, ProCite, EndNote), Scholar's Aids, Mendeley
메일정보	받는사람 (필수) @ 보내는사람 (선택) @ 제목 내용 KISTI 검색결과 이메일 서비스
안내	총 건의 자료가 검색되었습니다. 다운받으실 자료의 인덱스를 입력하세요. (1-10,000) 검색결과의 순서대로 최대 10,000건 까지 다운로드가 가능합니다. 데이타가 많을 경우 속도가 느려질 수 있습니다.(최대 2~3분 소요) 다운로드 파일은 UTF-8 형태로 저장됩니다. 파일의 내용이 제대로 보이지 않을실 때는 웹브라우저 상단의 보기 -> 인코딩 -> 자동선택 여부를 확인하십시오. ~ Text(ASCII format) Excel format

연합인증