[논문]DRAM&PCM 하이브리드 메모리 시스템을 위한 능동적 페이지 교체 정책

정보성; 이정훈

doi:10.14372/iemek.2018.13.5.261

[국내논문] DRAM&PCM 하이브리드 메모리 시스템을 위한 능동적 페이지 교체 정책
Active Page Replacement Policy for DRAM & PCM Hybrid Memory System 원문보기

대한임베디드공학회논문지 = IEMEK Journal of embedded systems and applications, v.13 no.5, 2018년, pp.261 - 268

정보성 (GyeongSang National University(ERI)) , 이정훈 (GyeongSang National University(ERI))

Abstract ▼ AI-Helper

Phase Change Memory(PCM) with low power consumption and high integration attracts attention as a next generation nonvolatile memory replacing DRAM. However, there is a problem that PCM has long latency and high energy consumption due to the writing operation. The PCM & DRAM hybrid memory structure is a fruitful structure that can overcome the disadvantages of such PCM. However, the page replacement algorithm is important, because these structures use two memory of different characteristics. The purpose of this document is to effectively manage pages that can be referenced in memory, taking into account the characteristics of DRAM and PCM. In order to manage these pages, this paper proposes an page replacement algorithm based on frequently accessed and recently paged. According to our simulation, the proposed algorithm for the DRAM&PCM hybrid can reduce the energy-delay product by around 10%, compared with Clock-DWF and CLOCK-HM.

주제어

표/그림 (7)

그림 그림 1. 제안된 하이브리드 메모리의 알고리즘 동작 Fig. 1 The algorithm operation of the proposed hybrid memory
그림 그림 2. 제안된 하이브리드 메모리의 페이지 추출 횟수 비율 Fig. 2 Evict_count ratio of the propsoed hybrid memory
표 표 1. DRAM과 PCM 특성[7] Table 1. DRAM & PCM characteristic[7]
그림 그림 3. 다양한 하이브리드 메모리의 PCM 쓰기 연산 횟수 Fig. 3 PCM write count of the various hybrid memories
그림 그림 4. 평균 메모리 접근 시간 Fig. 4 Average memory access time
그림 그림 5. 소비 에너지 Fig. 5 Energy consumption.
그림 그림 6. 에너지*지연 지표 Fig. 6 Energy-delay product

AI 본문요약
AI-Helper

* AI 자동 식별 결과로 적합하지 않은 문장이 있을 수 있으니, 이용에 유의하시기 바랍니다.

문제 정의

평균 메모리 접근시간에서는 제안된 하이브리드 메모리에서 좋은 성능을 보인 반면, 에너지 소비에서는 CLOCK-HM에서 가장 좋은 성능향상을 이루었다. 따라서 본 논문에서는 전체 성능평가를 에너지*지연 지표를 평가하였다. 에너지*지연 지표는 소비 에너지와 평균 메모리 접근 시간의 곱으로 정의 된다.
하이브리드 메모리 시스템에서 PCM의 쓰기 연산에 의해 에너지 소비에 민감하다. 따라서 본 논문에서는 하이브리드 메모리의 에너지 소비를 측정하였다. 그림 5는 각 하이브리드 메모리의 에너지 소비를 나타내고 있다.
더욱이, 이러한 하이브리드 메모리는 CLOCK 알고리즘을 바탕으로 단순히 참조가 발생한 페이지만 확인할 수 있다. 본 논문에서는 기존 CLOCK 알고리즘을 바탕으로 적극적인 근사 LRU 방법을 모색하였다.
본 논문에서는 저전력 및 고집적도 차세대 메인 메모리를 위해 DRAM & PCM 하이브리드 메모리 구조에 대한 새로운 효과적인 페이지 정책을 제안하였다.
이에 차세대 비휘발성 메모리를 이용한 DRAM&PCM 하이브리드 메모리를 위한 효과적인 페이지 교체 정책을 제안하였다.

제안 방법

본 논문에서는 제안된 DRAM&PCM 하이브리드 메모리에서 성능 평가를 위해 제안된 하이브리드 메모리와 유사한 구조 및 개념을 가지는 기존의 CLOCK-DWF와 CLOCK-HW와 성능 비교를 하였다. CLOCK-DWF와 CLOCK-HW의 메모리 크기는 본 논문에서 제안된 메모리 크기와 동일하며, CLOCK-HW의 히스토리 버퍼 (history buffer)는 DRAM의 entry와 동일하게 적용하였다.
CLOCK-HW는 하이브리드 메모리에서 추출되는 페이지 정보를 가지는 history list를 이용하여 프로그램 수행 시 페이지의 특성을 예측하였다. 하지만, 빈번한 쓰기 요청 페이지를 제외한 페이지들이 DRAM과 PCM에 무작위 할당되어 효과적인 메모리 활용이 어려운 단점이 있다.
본 논문에서 DRAM과 PCM은 동일한 계층의 메모리로 구성된다. 그리고 본 논문에서 제시된 페이지 정책은 기본적으로 최근 참조된 페이지 및 빈번하게 발생하는 페이지를 하이브리드 메모리에 오랜 시간 유지하는 방법을 제시 하였다. 제안된 페이지 정책은 각 메모리의 특성을 고려하여, DRAM은 쓰기 연산 중심의 페이지 정책을 그리고 PCM은 읽기 연산 중심의 페이지 정책을 가진다.
만약 WC 값이 쓰기 연산의 평균값보다 높다라면, 그 페이지는 쓰기 연산이 다시 발생 할 가능성이 높은 페이지로 두 번째 기회를 주게 된다. 따라서 본 논문에서는 빈번하게 발생하는 페이지의 오래 유지하기 위해 추가적인 기회 비트 (Second chance, S)를 가진다.
또한 DRAM과 PCM의 특성을 고려하여 DRAM은 쓰기 연사에 대한 페이지를 관리하며, PCM은 읽기 연산 및 쓰기 연산에 대한 참조 가능성이 높은 페이지를 관리함으로 전체적으로 효과적인 페이지 관리 방법을 제시하였다.
CLOCK-DWF는 각 메모리의 특성을 고려하여 DRAM은 쓰기 연산 요청 페이지를, PCM은 읽기 연산 요청 페이지를 관리하게 된다. 또한 PCM의 쓰기 연산을 줄이기 위해 DRAM에서 쓰기 연산이 빈번한 페이지를 오랜 시간 유지하는 알고리즘을 제안하였다. 하지만 CLOCK-DWF는 DRAM에서 빈번한 쓰기 요청 페이지를 선정을 위해 추가적인 연산비트가 필요하다.
CLOCK 알고리즘은 기존의 LRU 알고리즘과 FIFO 알고리즘의 병합방법이다. 메모리의 페이지 유지를 위해서, 단지 페이지가 참조 되었는지 그렇지 않는지를 모니터링 한다. CLOCK 알고리즘은 희생 페이지 선택을 위해 circular list로 구동되며, 그를 위해 페이지 프레임을 가리키는 클럭 포인터를 가진다.
본 논문에서 DRAM & PCM 하이브리드 메모리의 성능 평가를 위해 PCM의 크기를 기존 메인 메모리 모듈 크기인 128Mbyte로 설정하였으며, DRAM의 크기는 PCM과 DRAM의 집적도를 고려하여 32Mbyte로 설정하였다.
본 논문에서 DRAM에서 접근 효용성이 낮은 페이지는 DRAM으로부터 PCM으로 페이지 이동하지 않고 최하위계층으로 바로 추출하였다. 이러한 동작은 PCM의 쓰기 연산을 줄이는 효과뿐 아니라 PCM의 페이지 요염 역시 줄 일수 있다.
본 논문에서 제안된 DRAM&PCM 하이브리드 메모리 구조는 각 메모리가 동일한 계층의 메모리 구조를 가진다.
따라서 쓰기 요청이 빈번하게 접근이 발생 할 가능성이 높은 페이지를 유지하는 것이 성능향상에 효과적이다. 본 논문에서는 DRAM에 쓰기 요청이 빈번하게 발생하는 페이지 선택을 위해 추가적으로 쓰기 요청 카운터 비트(Write_Count, WC)를 사용하였다. 그리고 쓰기 요청이 빈번하게 발생한 페이지는 DRAM 페이지들의 WC 값의 평균값보다 높은 페이지를 선정하였다.
본 논문에서는 이러한 CLOCK 알고리즘의 단점을 보완하기 위해 적극적인 근사 LRU 방법으로 CLOCK-Handle 기준으로 참조가 발생한 페이지의 접근을 나타내기 위해 DRAM과 PCM은 메모리 특성을 고려한 2비트의 참조 비트 (DRAM : W0/W1, PCM : R0/R1)를 가진다. 만약 페이지 참조가 CLOCK-Handle 이전 페이지에서 발생한다면, 제안된 하이브리드 메모리에서는 첫 번째 참조비트(W0,R0)비트가 갱신되며, 그렇지 못하고, CLOCKHandle 이후의 페이지에서 접근 성공이 발생하면, 두 번째 참조비트 (W1,R1)비트가 갱신이 된다.
본 논문에서는 제안된 DRAM&PCM 하이브리드 메모리에서 성능 평가를 위해 제안된 하이브리드 메모리와 유사한 구조 및 개념을 가지는 기존의 CLOCK-DWF와 CLOCK-HW와 성능 비교를 하였다.
본 논문에서는 제안된 페이지 관리정책의 성능 평가를 위하여 Spec CPU 2006벤치마크의 실행되는 동안 메모리에 접근하는 트레이스 파일을 추출하여 사용하였다. 트레이스 파일은 valgrind의 Cachegrind [13]를 수정하여 L1캐시와 L2캐시로부터 접근 실패 후 메모리에 접근하는 1억 개의 데이터의 주소를 사용하였다.
본 논문에서는 PCM의 쓰기 횟수를 줄이기 위해 2가지 방법을 사용하였다.
이에 차세대 비휘발성 메모리를 이용한 DRAM&PCM 하이브리드 메모리를 위한 효과적인 페이지 교체 정책을 제안하였다. 제안된 페이지 교체 정책은 PCM의 가장 큰 문제점인 쓰기 연산을 줄이기 위해 DRAM으로부터 유용한 페이지만을 PCM에 저장하였으며, PCM으로부터 쓰기 참조 발생 가능한 페이지만을 정의하여 DRAM과 PCM의 페이지 교체를 이루었다. 이러한 방법은 하이브리드 메모리에서 페이지 오염을 줄이는 효과적인 방법이라 할 수 있다.
그리고 본 논문에서 제시된 페이지 정책은 기본적으로 최근 참조된 페이지 및 빈번하게 발생하는 페이지를 하이브리드 메모리에 오랜 시간 유지하는 방법을 제시 하였다. 제안된 페이지 정책은 각 메모리의 특성을 고려하여, DRAM은 쓰기 연산 중심의 페이지 정책을 그리고 PCM은 읽기 연산 중심의 페이지 정책을 가진다.

대상 데이터

본 논문에서는 제안된 페이지 관리정책의 성능 평가를 위하여 Spec CPU 2006벤치마크의 실행되는 동안 메모리에 접근하는 트레이스 파일을 추출하여 사용하였다. 트레이스 파일은 valgrind의 Cachegrind [13]를 수정하여 L1캐시와 L2캐시로부터 접근 실패 후 메모리에 접근하는 1억 개의 데이터의 주소를 사용하였다. 성능평가를 위한 DRAM과 PCM의 파라미터는 표 1과 같다.

성능/효과

즉 DRAM은 쓰기 횟수 제한이 없고, 빠른 접근 시간을 보장하므로 쓰기 요청 페이지 및 빈번하게 접근하는 페이지를 관리하는 것이 효과적이다. 그리고 PCM은 높은 집접도와 읽기 연산이 DRAM과 유사한 성능을 가지므로 데이터 저장 및 읽기 요청이 빈번한 페이지를 관리하는 것이 효과적이다.
앞서 언급한 내용과 같이, DRAM은 쓰기 연산 페이지를 관리하며, PCM은 읽기 연산 페이지 및 쓰기 요청 발생 가능한 페이지를 관리하는 것이 효과적이다. 따라서 본 논문에서 제안된 하이브리드 메모리에서 최하위 계층으로부터 요청된 페이지가 쓰기 연산이면 DRAM에 저장되며, 읽기 연산이 요청된 페이지는 PCM에 저장된다.
시뮬레이션 결과 본 논문에서 제안된 하이브리드 메모리와 유사한 구조 및 개념의 CLOCK-DWF와 CLOCK-HM에 비해 에너지 *지연 지표에서 약 평균 10%의 성능향상을 이루었다.
하이브리드 메모리의 접근 실패시 최하위 메모리 접근 시간은 15ms로 선정하였다. 시뮬레이션 결과 제안된 하이브리드 메모리 구조가 평균 메모리 접근 시간에서 가장 좋은 성능향상을 보이고 있다.
시뮬레이션 결과 제안된 하이브리드 메모리는 다른 비교 메모리에 비해 가장 좋은 성능을 보이고 있다. 시뮬레이션 결과에 따르면, 제안된 하이브리드 메모리는 CLOCK-DWF와 CLOCK-HM에 비해 평균 10%의 성능향상을 보였다.
시뮬레이션 결과에 따르면 CLOCK-HM이 가장 좋은 성능향상을 보이고 있다. 이러한 원인은 CLOCK-HM은 다른 하이브리드 메모리와 달리 DRAM과 PCM 사이의 페이지 교체 알고리즘이 없다.
시뮬레이션 결과에 따르면 제안된 하이브리 메모리에서 평균 약 7%의 DRAM으로부터 PCM으로 페이지 이동을 줄였다. 특히 astar과 gcc에서는 다른 벤치마크에 비해 높은 페이지 추출 비율을 보이고 있다.
시뮬레이션 결과에 따르면, CLOCK-HW가 가장 좋은 PCM 쓰기 횟수를 보이고 있다. 이는 실제로 CLOCK-HW는 페이지의 효용성을 고려한 페이지 교체 알고리즘이 없다.
시뮬레이션 결과 제안된 하이브리드 메모리는 다른 비교 메모리에 비해 가장 좋은 성능을 보이고 있다. 시뮬레이션 결과에 따르면, 제안된 하이브리드 메모리는 CLOCK-DWF와 CLOCK-HM에 비해 평균 10%의 성능향상을 보였다.
시뮬레이션에 따르면, 제안된 하이브리드 메모리는 CLOCK-HM에 비해 약 6%의 성능감소를 나타냈으며, CLOCK-DWF에 비해 약 6%의 성능향상을 보였다.
제안된 하이브리드 메모리는 CLOCK-DWF에 비해 약 5%, CLOCK-HM에 비해 약 14%의 평균 메모리 접근 시간의 성능향상을 이루었다.
제안된 하이브리드 메모리는 비록 CLOCK-HW에 비해 약 8%의 높은 PCM의 쓰기 횟수를 보이지만, CLOCK-DWF에 비해 약 7%의 PCM 쓰기 횟수의 성능향상을 이루었다.
이러한 장점과 더불어 각 메모리의 특성에 적합하게 페이지 저장을 할 수 있다. 즉 DRAM은 쓰기 횟수 제한이 없고, 빠른 접근 시간을 보장하므로 쓰기 요청 페이지 및 빈번하게 접근하는 페이지를 관리하는 것이 효과적이다. 그리고 PCM은 높은 집접도와 읽기 연산이 DRAM과 유사한 성능을 가지므로 데이터 저장 및 읽기 요청이 빈번한 페이지를 관리하는 것이 효과적이다.
평균 메모리 접근시간에서는 제안된 하이브리드 메모리에서 좋은 성능을 보인 반면, 에너지 소비에서는 CLOCK-HM에서 가장 좋은 성능향상을 이루었다. 따라서 본 논문에서는 전체 성능평가를 에너지*지연 지표를 평가하였다.

후속연구

이러한 구조는 PCM에서 빈번하게 접근이 발생하는 블록을 DRAM에 저장하므로 PCM의 접근을 숨길 수 있다. 더욱이, DRAM의 버퍼는 다양한 블록 크기를 가질 수 있으므로, 프로그램 수행 시 적합한 지역성을 효과적으로 이용 할수 있다.

질의응답

핵심어	질문	논문에서 추출한 답변
	PCM의 특징은 무엇인가?	PCM은 DRAM처럼 바이트-주소 접근이 가능하며, DRAM에 비해 약 4배의 높은 집적도를 가진다. 또한 DRAM과 달리 비휘발성 메모리로 데이터를 유지하기 위한 재충전 동작(reflash)이 필요하지 않다[5].
	PCM을 메인 메모리로 사용하기 위해 단점을 해결하기 위한 대표적인 방법으로 무엇이 제안되었는가?	따라서 PCM을 메인 메모리로 사용하기 위해 이러한 단점을 해결하기 위한 대표적인 방법으로 DRAM과 PCM을 같이 사용하는 하이브리드 메모리 구조가 제안되었다 [7-9].
	DRAM의 에너지 소비 중 대부분은 무엇인가?	현재 컴퓨팅 시스템에서 메인 메모리인 DRAM은 전체 전력소비에서 약 40%를 차지하고 있다. 더욱이 이러한 에너지 소비는 대부분 데이터를 유지하는 리플래시 동작 및 누설 전류가 대부분이다. 또한 DRAM은 현재 집적도의 한계를 보이고 있다.

참고문헌 (14)

T.J. Pack, W.Y. Jang, "Large-scale Last- level Cache Design Based on Parallel TLC STT-MRAM," Jounal of KIIT, Vol. 15, No, 12, pp. 77-89, 2017.
P.P. Palangappa, J.Li, K. Mohanram, WOM -Code Solutions for Low Latency and High Endurance in Phase Change Memory," IEEE Transactions on Computers, 2016, Vol. 65, Issue 4, pp. 1025-1040.

상세보기
A. Awad, B. Kettreing, and Y. Solihin, "Non-volatile memory host controller interface performance analysis in high- performance I/O systems," ISPASS, 2015 IEEE International Symposium on, 2015, pp. 145-153.
J.C. Mogul, E. Argollo, M. Shah, and P. Faraboschi, "Operation system support for NVM+DRAM hybrid main memory," HotOS' 09 Proceedings of the 12th conference on Hot topics in operating systems. 2009, pp.4-14.
H. Seok, Y. Pack, K. W. Park, K. H. Pack, “Efficient Page Caching Algorithm With Prediction and Migration for a Hybrid Main Memory,” ACM, SIGAPP Applied Computing Review, Vol. 11 , No. 4, pp. 38-48, 2011.

상세보기
S. I. Jang, S. K. Yoon, "Data Classification Management With its Interfacing Structure for Hybrid SLC/MLC PRAM Main Memory," Jounal of the Computer Journal, Vol. 58, No. 11, pp. 2852-2863, 2015.

상세보기
S. Y. Lee, H. K. Bahn S. H. Noh, "CLOCK-DWF: A Write-History-Aware Page Replacement Algorithm for Hybrid PCM and DRAM Memory Architectures," IEEE Transactions on Computers, Vol. 63, No. 9, pp. 2187-2200, 2014.

상세보기
X. Cai, L. Ju, M. Zhao, Z. Sun, Z. Jia, "A Novel Page Caching Policy for PCM and DRAM of Hybrid Memory Architecture," Proceedings of 13th ICESS., pp.67-73, 2016.
K. M Lee, J. H. Choi, J. W. Kwak, "WAP_LRU: Write Pattern Analysis Rased Hybrid Disk Buffer Management in Flash Storage Systems," IEMEK J. Embed. Sys. Vol. 13, No. 3, pp. 151-160, 2018 (in Korean).
M. K. Qureshi, S. Vijayalakshmi, J. A. Rivers, "Scalable High Performance Main Memory System Using Phase-Change Memory Technology," Proceedings of the 36th annual international symposium on Computer architecture, pp. 24-33, 2009.
K. Y. Park, S. K. Yoon, S. D. Kim, "Selective Data Buffering Module for Unified Hybrid Storage System," Proceedings of 14th International Conference on Computer and Information Science, PP. 173-178, 2015.
C. Chen J. An, "DRAM Write-only-cache for Improving Lifetime of Phase Change Memory," Proceedings of International Midwest Symposium on Circuits and Systems, pp. 1-4, 2016.
N. Nethercote, J. Seward, “Valgrind: A Program Supervision Framwork,” Elsevier Electonc Notes in Theoretical Computer Science, Vol. 89, No. 2, pp. 44-66, 2003.

상세보기
Micron Tech, "Phase Change Memory: A new Memory Technology to Enable new Memory Usage Models," Available on: http://www.numonyx.comDocuments/WhitePapers/Numonyx_phaseChangeMemory_WhitePaper.pdf.

저자의 다른 논문 :

표제어: PCR

동의어: Packet Collision Rate

용어 설명 출처 목록 (6)

용어 설명: PCR은 세균 특이성이 있는 primer를 이용하여 적은 수의 세균이 있을지라도 쉽게 검출할 수 있는 유용한 방법이며, 이를 이용하여 구강 내 치면세균막이나 타액에서 직접 세균을 검출할 수 있게 되었다[8].

내보내기 구분	파일저장 인쇄 메일전송
구성항목	기본정보 상세정보 관리번호, 논문명, 저널/프로시딩명, 저자 , 발행년, 권, 호, 시작페이지, 끝페이지, 발행기관 관리번호, 논문명, 대등논문명, 저자 , 저널/프로시딩명, 발행기관, 발행년, 발행언어, 권, 호, 시작페이지, 끝페이지, ISBN, ISSN, 주제분야, 키워드, 초록(한글), 초록(영문), 저자(소속기관)
저장형식	Text(ASCII format) Excel format RefWorks Direct Export RIS format (for Reference Manager, ProCite, EndNote), Scholar's Aids, Mendeley
메일정보	받는사람 (필수) @ 보내는사람 (선택) @ 제목 내용 KISTI 검색결과 이메일 서비스
안내	총 건의 자료가 검색되었습니다. 다운받으실 자료의 인덱스를 입력하세요. (1-10,000) 검색결과의 순서대로 최대 10,000건 까지 다운로드가 가능합니다. 데이타가 많을 경우 속도가 느려질 수 있습니다.(최대 2~3분 소요) 다운로드 파일은 UTF-8 형태로 저장됩니다. 파일의 내용이 제대로 보이지 않을실 때는 웹브라우저 상단의 보기 -> 인코딩 -> 자동선택 여부를 확인하십시오. ~ Text(ASCII format) Excel format

연합인증