[논문]넓은 입력전압 범위에서 높은 효율을 가지는 위상천이 풀브릿지 컨버터

한정규; 최승현; 문건우

doi:10.6113/tkpe.2019.24.1.66

[국내논문] 넓은 입력전압 범위에서 높은 효율을 가지는 위상천이 풀브릿지 컨버터
A High Efficiency Phase-Shifted Full-Bridge Converter with Wide Input Voltage Range 원문보기

전력전자학회 논문지 = The Transactions of the Korean Institute of Power Electronics, v.24 no.1, 2019년, pp.66 - 69

한정규 (School of Electrical Engineering, KAIST) , 최승현 (School of Electrical Engineering, KAIST) , 문건우 (School of Electrical Engineering, KAIST)

Abstract ▼ AI-Helper

This study proposes a high-efficiency phase-shifted full-bridge (PSFB) converter with a wide input voltage range. The conventional PSFB converter is a useful topology in high-power applications. This converter not only achieves the zero-voltage switching of the primary switches, but also has small RMS current in the primary side. However, because the conventional PSFB converter has large freewheeling current in the primary side when it is designed considering the hold-up time of the converter, such a converter has high conduction loss at the primary switches. To solve this problem, a new PSFB converter is proposed in this study. The experiment is implemented with an input voltage ranging from a 320 V-400 V and an output power specification of 715 W.

주제어

표/그림 (8)

그림 Fig. 1. General power supply. (a) Structure of power supplies, (b) operation duirng the hold-up time.
그림 Fig. 2. Conventional PSFB converter and its key waveforms.
그림 Fig. 3. Proposed PSFB converter and its key waveforms.
그림 Fig. 4. Comparison of the rectifiers. (a) Conventional PSFB converter and (b) proposed PSFB converter.
그림 Fig. 5. Voltage gain graph of the converters.
그림 Fig. 6. Voltage stress of rectifier diodes.
그림 Fig. 7. Key waveforms at 100% load condition. (a) Conventional PSFB converter and (b) proposed converter.
그림 Fig. 8. Efficiency comparison.

AI 본문요약
AI-Helper

* AI 자동 식별 결과로 적합하지 않은 문장이 있을 수 있으니, 이용에 유의하시기 바랍니다.

문제 정의

본 논문에서는 결합 인덕터를 사용한 새로운 정류기 구조를 가지는 위상천이 풀-브릿지 컨버터 회로를 제안하였다. 제안하는 회로는 정류기의 구조를 바꿔, 정류기 다이오드의 전압 링잉을 제거하여 전압 내압이 낮은 다이오드를 사용할 수 있다.

제안 방법

제안하는 회로는 그림 3(a)와 같다. 그림에서 볼 수 있듯이, 제안하는 회로는 출력 인덕터를 결합 인덕터로 사용하고, 다이오드 사이에 위치시켜 정류기를 구성한다. 이로 인해 그림 3(b)에서 볼 수 있듯이 1차측 환류 전류를 제거하고 낮은 전류 피크를 갖게 된다.
이러한 특징들로 인해, 제안하는 회로는 정류기 다이오드 D₃와 D₄에 출력 인덕터가 없는 위상천이 풀-브릿지 컨버터와 같은 내압을 가지는 다이오드를 사용할 수 있다. 동시에, 출력 인덕터가 있는 구조이기 때문에 1차측과 2차측에 작은 전류 RMS를 형성하면서, 1차측에 불필요하게 생성되는 환류 전류만을 제거하여 스위치에서 발생하는 도통 손실을 저감한다.
기존의 위상천이 풀-브릿지 컨버터와, 제안하는 위상천이 풀-브릿지 컨버터에 대하여 실험이 진행되었다. 제안하는 위상천이 풀-브릿지 컨버터는, 1차측 스위치들의 영전압 스위칭을 위해 기존의 위상천이 풀-브릿지 컨버터에 비하여 작은 L_m값을 갖도록 설계 되었다. 제안하는 회로의 경우 정류기 다이오드 D₃와 D₄가 전압 링잉을 갖지 않아, 기존의 위상천이 풀-브릿지 컨버터에 비하여 매우 작은 내압을 갖지만, D₁과 D₂의 경우 결합 인덕터의 전압이 더해져 약간 더 높은 전압 스트레스를 갖게 된다.
제안하는 위상천이 풀-브릿지 컨버터의 실현가능성과 효용성을 증명하기 위해 320-400V 입력, 56V/12.8A의 출력 조건에서 실험을 진행하였다. 기존의 위상천이 풀-브릿지 컨버터와, 제안하는 위상천이 풀-브릿지 컨버터에 대하여 실험이 진행되었다.
제안하는 컨버터는 D₃와 D₄의 전압이 출력전압으로 제한되어 링잉이 발생하지 않고 낮은 전압스트레스를 갖는다. 반면, D₁과 D₂에는 기존보다 높은 전압이 인가되게 된다.
제안하는 컨버터는, 기존의 위상천이 풀-브릿지 컨버터와 마찬가지로, 빌드-업 동작시 (V_S /n-V_O)/L_O의 기울기로 출력 인덕터에 흐르는 전류를 빌드-업 한다. 하지만, 환류 구간 동안 V_S /(L_O1 +L_O2)의 기울기로 출력 인덕터 전류가 감자하기 때문에, 기존의 위상천이 풀-브릿지 컨버터와 다른 전압 이득을 가지게 된다.
본 논문에서는 결합 인덕터를 사용한 새로운 정류기 구조를 가지는 위상천이 풀-브릿지 컨버터 회로를 제안하였다. 제안하는 회로는 정류기의 구조를 바꿔, 정류기 다이오드의 전압 링잉을 제거하여 전압 내압이 낮은 다이오드를 사용할 수 있다. 또한, 출력 인덕터의 환류 전류가 1차측으로 흐르지 않아 1차측 도통 손실을 감소시킬 수 있어, 기존 위상천이 풀-브릿지 컨버터에 비하여 전 부하에서 높은 효율을 달성할 수 있었다.
제안하는 위상천이 풀-브릿지 컨버터는, 1차측 스위치들의 영전압 스위칭을 위해 기존의 위상천이 풀-브릿지 컨버터에 비하여 작은 L_m값을 갖도록 설계 되었다. 제안하는 회로의 경우 정류기 다이오드 D₃와 D₄가 전압 링잉을 갖지 않아, 기존의 위상천이 풀-브릿지 컨버터에 비하여 매우 작은 내압을 갖지만, D₁과 D₂의 경우 결합 인덕터의 전압이 더해져 약간 더 높은 전압 스트레스를 갖게 된다.

대상 데이터

8A의 출력 조건에서 실험을 진행하였다. 기존의 위상천이 풀-브릿지 컨버터와, 제안하는 위상천이 풀-브릿지 컨버터에 대하여 실험이 진행되었다. 제안하는 위상천이 풀-브릿지 컨버터는, 1차측 스위치들의 영전압 스위칭을 위해 기존의 위상천이 풀-브릿지 컨버터에 비하여 작은 L_m값을 갖도록 설계 되었다.

성능/효과

(2)에서 얻어진 전압이득 식을 기존의 위상천이 풀-브릿지 컨버터의 전압이득 2Deff /n과 비교해 보면, Deff =0.5일 때, 같은 전압이득을 가지고, Deff<0.5일 때 더 큰 전압이득을 갖는다는 것을 알 수 있다.
그림 7은 100%부하 조건에서, 기존의 위상천이 풀-브릿지 컨버터와 제안하는 위상천이 풀-브릿지 컨버의 파형을 나타낸다. 그림에서 볼 수 있듯이, 제안하는 컨버터는 1차측 환류 전류를 제거하였기 때문에 기존의 회로보다 작은 RMS 전류를 가지는 것을 확인할 수 있다. 또한, V_D3와 V_D4에 전압 링잉이 발생하지 않기 때문에 기존 회로에 비해 작은 전압 스트레스를 가지는 것을 확인할 수 있다.
그림에서 볼 수 있듯이, 제안하는 컨버터는 1차측 환류 전류를 제거하였기 때문에 기존의 회로보다 작은 RMS 전류를 가지는 것을 확인할 수 있다. 또한, V_D3와 V_D4에 전압 링잉이 발생하지 않기 때문에 기존 회로에 비해 작은 전압 스트레스를 가지는 것을 확인할 수 있다.
제안하는 회로는 정류기의 구조를 바꿔, 정류기 다이오드의 전압 링잉을 제거하여 전압 내압이 낮은 다이오드를 사용할 수 있다. 또한, 출력 인덕터의 환류 전류가 1차측으로 흐르지 않아 1차측 도통 손실을 감소시킬 수 있어, 기존 위상천이 풀-브릿지 컨버터에 비하여 전 부하에서 높은 효율을 달성할 수 있었다. 제안하는 회로들은 높은 효율을 목표로 하는 서버용 전원장치와 같은 어플리케이션에서 유용한 선택지가 될 수 있을 것이다.
그림 8은 전 부하 영역에서 프로토타입 컨버터들의 효율을 비교 한 것이다. 제안하는 위상천이 풀-브릿지 컨버터는 1차측 RMS 전류를 감소시켜 도통손실을 감소시키고, 전압 내압이 낮은 다이오드를 사용하여 기존의 컨버터에 비해 전 부하에서 높은 효율을 달성하였다. 전부하에서 가장 높은 효율을 나타내었다.

후속연구

또한, 출력 인덕터의 환류 전류가 1차측으로 흐르지 않아 1차측 도통 손실을 감소시킬 수 있어, 기존 위상천이 풀-브릿지 컨버터에 비하여 전 부하에서 높은 효율을 달성할 수 있었다. 제안하는 회로들은 높은 효율을 목표로 하는 서버용 전원장치와 같은 어플리케이션에서 유용한 선택지가 될 수 있을 것이다.

질의응답

핵심어	질문	논문에서 추출한 답변
	일반적인 서버용 전원장치은 어떤 구조로 되어있는가?	한편, 일반적인 서버용 전원장치는 그림 1(a)와 같이 역률 보상 컨버터와 DC/DC 컨버터의 2단 구조로 이루어져 있다. 역률 보상 컨버터는 높은 역률과 낮은 고조파 왜곡을 얻기 위해 사용되며, DC/DC 컨버터는 출력에 일정한 전압을 제공하기 위해 사용된다.
	서버용 전원장치가 넓은 입력 전압 범위에서 출력 전압을 제어할 수 있도록 설계되어야하는 이유는?	홀드-업 시간이란, 그림 1(b)에서볼 수 있듯이, 정전과 같은 예상치 못한 상황으로 인해 입력 전원의 공급이 중단되었을 때, 데이터의 저장을 위해 DC/DC 컨버터의 출력 전압이 유지되어야 하는 시간을 의미한다. 홀드-업 시간 동안, DC/DC 컨버터는 링크 커패시터에 저장 된 에너지로 출력 전압을 유지하기 때문에, 링크 커패시터의 전압은 점차 감소하게 된다. 이로 인하여 서버용 전원장치를 위한 DC/DC 컨버터는 넓은 입력 전압 범위에서 출력 전압을 제어할 수 있도록 설계 되어야 한다는 특징을 가지고 있다 [1] .
	홀드-업 시간은 무엇인가?	이 때, 서버용 전원장치는 홀드-업 시간이라는 특별한 조건을 만족하도록 설계되어야 한다. 홀드-업 시간이란, 그림 1(b)에서볼 수 있듯이, 정전과 같은 예상치 못한 상황으로 인해 입력 전원의 공급이 중단되었을 때, 데이터의 저장을 위해 DC/DC 컨버터의 출력 전압이 유지되어야 하는 시간을 의미한다. 홀드-업 시간 동안, DC/DC 컨버터는 링크 커패시터에 저장 된 에너지로 출력 전압을 유지하기 때문에, 링크 커패시터의 전압은 점차 감소하게 된다.

참고문헌 (6)

H. K. Yoon, S. K. Han, G. W. Moon, and M. J. Youn, "Zero-current switching two-transformer phase-shifted full-bridge converter using voltage ripple," in 2005 KIPE Power Electronics Annual Conference, pp. 436-438, Jul. 2005.
W. J. Lee, K. B. Park, T. W. Heo, and G. W. Moon, "Output inductor less phase shift full bridge converter with current stress reduction technique for server power application," in IEEE Power Electronics Specialists Conference, pp. 2517-2522, Jun. 2008.
J. W. Kim, Y. H. Cho, and G. H. Choi, "An analysis of ZVS phase-shifted full-bridge converter's small signal model according to digital sampling method," in 2015 KIPE Power Electronics Annual Conference, pp. 167-174, Jul. 2015.
Y. D. Kim, K. M. Cho, D. Y. Kim, C. E. Kim, and G. W. Moon, "A small conduction loss phase-shifted full-bridge converter for server power supply," in 2011 KIPE Power Electronics Annual Conference, pp. 372-373, Jul. 2011.
S. Cetin and A. Astepe, "A phase shifted full-bridge converter design for electrical vehicle battery charge applications based on wide output voltage range," in IEEE International Conference on Applied Electronics, pp. 51-56, Sep. 2016.
B. Yang, J. L. Duarte, W. Li, K. Yin, X. He, and Y. Deng, "Phase-shifted full-bridge converter featuring ZVS over the full load range," IEEE Industrial Electronics Society, pp. 644-649, Nov. 2010.

표제어: PCR

동의어: Packet Collision Rate

용어 설명 출처 목록 (6)

용어 설명: PCR은 세균 특이성이 있는 primer를 이용하여 적은 수의 세균이 있을지라도 쉽게 검출할 수 있는 유용한 방법이며, 이를 이용하여 구강 내 치면세균막이나 타액에서 직접 세균을 검출할 수 있게 되었다[8].

내보내기 구분	파일저장 인쇄 메일전송
구성항목	기본정보 상세정보 관리번호, 논문명, 저널/프로시딩명, 저자 , 발행년, 권, 호, 시작페이지, 끝페이지, 발행기관 관리번호, 논문명, 대등논문명, 저자 , 저널/프로시딩명, 발행기관, 발행년, 발행언어, 권, 호, 시작페이지, 끝페이지, ISBN, ISSN, 주제분야, 키워드, 초록(한글), 초록(영문), 저자(소속기관)
저장형식	Text(ASCII format) Excel format RefWorks Direct Export RIS format (for Reference Manager, ProCite, EndNote), Scholar's Aids, Mendeley
메일정보	받는사람 (필수) @ 보내는사람 (선택) @ 제목 내용 KISTI 검색결과 이메일 서비스
안내	총 건의 자료가 검색되었습니다. 다운받으실 자료의 인덱스를 입력하세요. (1-10,000) 검색결과의 순서대로 최대 10,000건 까지 다운로드가 가능합니다. 데이타가 많을 경우 속도가 느려질 수 있습니다.(최대 2~3분 소요) 다운로드 파일은 UTF-8 형태로 저장됩니다. 파일의 내용이 제대로 보이지 않을실 때는 웹브라우저 상단의 보기 -> 인코딩 -> 자동선택 여부를 확인하십시오. ~ Text(ASCII format) Excel format

연합인증