최소 단어 이상 선택하여야 합니다.
최대 10 단어까지만 선택 가능합니다.
다음과 같은 기능을 한번의 로그인으로 사용 할 수 있습니다.
NTIS 바로가기한국정보전자통신기술학회논문지 = Journal of Korea institute of information, electronics, and communication technology, v.12 no.3, 2019년, pp.312 - 320
김영희 (Department of Electronic Engineering, Changwon National University) , 이다솔 (Department of Electronic Engineering, Changwon National University) , 김홍주 (Department of Electronic Engineering, Changwon National University) , 이도규 (Department of Electronic Engineering, Changwon National University) , 하판봉 (Department of Electronic Engineering, Changwon National University)
In this paper, we design a 512Kb eFlash IP using 110nm eFlash cells. We proposed eFlash core circuit such as row driver circuit (CG/SL driver circuit), write BL driver circuit (write BL switch circuit and PBL switch select circuit), read BL switch circuit, and read BL S/A circuit which satisfy eFlas...
* AI 자동 식별 결과로 적합하지 않은 문장이 있을 수 있으니, 이용에 유의하시기 바랍니다.
핵심어 | 질문 | 논문에서 추출한 답변 |
---|---|---|
VPP 전하펌프 회로의 펌핑 전류가 떨어지는 문제를 해결하기 위해 제안된 방법은? | 제안된 eFlash 코어회로는 row 구동회로, write BL(Bit-Line) 구동회로와 read BL S/A(Sense Amplifier) 회로이다. VPP 전하펌프 회로의 펌핑 전류는 떨어지는 문제를 해결하기 위해 본 논문에서는 cross-coupled NMOS 프리차징 회로를 사용하는 대신 body가 GND인 12V NMOS 프리차징 트랜지스터의 게이트를 부스팅하는 회로를 제안하여 VPP 단위 전하펌프의 프리차징 노드를 정상적으로 VIN전압으로 프리차징 시켜서 펌핑 전류를 증가시켰다. 한편 110nm eFlash 공정을 기반으로 설계된 512Kb eFlash 메모리 IP의 레이아웃 면적은 933. | |
본 연구에서 512Kb eFlash IP를 설계하며 제안한 회로는? | 본 논문에서는 USB type-C 응용을 위한 110nm eFlash 셀을 사용한 512Kb eFlash IP를 설계하였다. 프로그램과 지우기 동작을 만족시키는 row 구동회로, write BL 구동회로와 read BL S/A 회로와 같은 eFlash 코어회로를 제안하였다. 그리고 VPP 전압을 공급하는 기존의 단위 전하펌프 회로에서 전하펌핑 시 부스팅 노드 전압이 cross-coupled PMOS 트랜지스터를 통해 전하전달이 되면서 전압이 떨어지고, 2개 펌핑노드의 전압이 crossing될 때 backward 전류가 흐르면서 body effect에 의해 높은 문턱전압을 갖는 cross-coupled NMOS 트랜지스터에 의해 프리차징 노드를 정상적으로 VIN 전압으로 프리차징 시키지 못해서 펌핑 전류가 떨어지는 문제가 있는 반면, 본 논문에서는 cross-coupled NMOS 프리차징 회로를 사용하는 대신 body가 GND인 12V NMOS 프리차징 트랜지스터의 게이트를 부스팅하는 회로를 제안하여 VPP단위 전하펌프의 프리차징 노드를 정상적으로 VIN 전압으로 프리차징 시켜서 펌핑 전류를 증가시켰다. | |
내장형 메모리 IP의 특징은? | 임베디드 시스템 설계는 내장형 메모리 IP(Intellectual Property) 발전, 저전력 설계기술, 칩 스택(chip stack)과 같은 3D 집적(integration) 등과 같은 가능하게 하는 많은 요소를 가지고 있다[1]. 이들 요소 중 내장형 메모리 IP는 시스템 비용, 성능과 파워 측면에서 가장 중요한 기본 기술이며, 시장에서 SRAM IP와 eFlash (embedded Flash) 메모리 IP가 우위를 차지하고 있다[1]. |
H. Hidaka, "Embedded Flash Memory for Embedded Systems: Technology, Deign for Sub-systems, and Innovations," Springer International Publishing, 2017.
M. Hatanaka et al., "Value Creation in SOC/MCU Applications by Embedded Non-Volatile Memory Evolutions," Asian Solid State Circuits Conference, pp. 38-42, Nov. 2007.
Y. H. Kim et al., "Design of 40ns 512kb EEPROM IP," The 4th ICIECT, pp. 245-256, July 2018.
H. Park et al., " Design of a Cell Verification Module for Large-Density Memories," Journal of KIIECT, vol. 10, no. 2, pp. 176-183, April 2017.
G. S. Cho, et al., "Design of a Small-Area Low-Power, and High-Speed 128-KBit EEPROM IP for Touch Screen Controllers," Journal of KIMIC, vol. 13, no. 12, pp. 2633-2640, Dec. 2009.
Y. H. Kim et al., "A Study on Memory Circuit Architecture," ETRI Research Report, Oct. 2017.
F. Masuoka et al., "A New Flash E2PROM Cell Using Triple Poly Silicon Technology," IEEE IEDM Tech. Digest. pp. 464-467, 1984.
G. Verma et al., "Reliability Performance of ETOX Based Flash Memories", Proc. IEEE IRPS , pp. 158-166, 1988.
S. Kianian et al., "A Novel 3 Volts-Only, Small Sector Erase, High Density Flash E2PROM", Digest of Technical Papers, Symposium on VLSI Technology, pp. 71-72, 1994.
H. Hidaka, "Evolution of Embedded Flash Memory Technology for MCU," IEEE International Conference on IC Design & Technology, pp. 1-4, May 2011.
Y. Tkachev et al., "Floating-Gate Corner-Enhanced Poly-to-Poly Tunneling in Split-Gate Flash Memory Cells," IEEE Trans. on Electron Devices, vol. 59, no. 1, pp. 5-11, Jan. 2012.
Shang-De Ted Chang, "PMOS Memory Cell with Hot Electron Injection Programming and Tunnelling Erasing," US Patent 5,687,118, Nov. 11, 1997.
M. V. Duuren et al., " Performance and Reliability of 2-Transistor FN/FN Flash Arrays with Hafnium Based High-K Inter-Poly Dielectrics for Embedded NVM", IEEE NVSMW, pp. 48-49, 2006.
G. Tao et al., "A Quantittive Study of Endurance Characteristics and Its Temperature Dependance of Embedded Flash Memories with 2T-FNFN NOR Device Architecture", IEEE Trans. on Device and Materials Reliability, vol. 7, no. 2, pp. 304-309, June 2007.
Danny Pak-Chum Shum, "Two Transistor Flash Memory Cell", US Patent 6,307,781, Oct. 23, 2001.
H. Y. Tsao et al., "Two Transistor Flash Memory Cell For Use in EEPROM Arrays with a Programmable Logic Device", US Patent 6,757,196, June 29, 2004.
P. Favrat, "A High-Efficiency CMOS Voltage Doubler", IEEE JSSC, vol. 33, pp. 410-416, Mar. 1998.
T. H. Kim et al., "VPP Generator Design for Low-Voltage DRAM," Proceedings of the Korean Conference on Semiconductors , pp. 547-548, Feb. 2008.
*원문 PDF 파일 및 링크정보가 존재하지 않을 경우 KISTI DDS 시스템에서 제공하는 원문복사서비스를 사용할 수 있습니다.
출판사/학술단체 등이 한시적으로 특별한 프로모션 또는 일정기간 경과 후 접근을 허용하여, 출판사/학술단체 등의 사이트에서 이용 가능한 논문
※ AI-Helper는 부적절한 답변을 할 수 있습니다.