$\require{mediawiki-texvc}$

연합인증

연합인증 가입 기관의 연구자들은 소속기관의 인증정보(ID와 암호)를 이용해 다른 대학, 연구기관, 서비스 공급자의 다양한 온라인 자원과 연구 데이터를 이용할 수 있습니다.

이는 여행자가 자국에서 발행 받은 여권으로 세계 각국을 자유롭게 여행할 수 있는 것과 같습니다.

연합인증으로 이용이 가능한 서비스는 NTIS, DataON, Edison, Kafe, Webinar 등이 있습니다.

한번의 인증절차만으로 연합인증 가입 서비스에 추가 로그인 없이 이용이 가능합니다.

다만, 연합인증을 위해서는 최초 1회만 인증 절차가 필요합니다. (회원이 아닐 경우 회원 가입이 필요합니다.)

연합인증 절차는 다음과 같습니다.

최초이용시에는
ScienceON에 로그인 → 연합인증 서비스 접속 → 로그인 (본인 확인 또는 회원가입) → 서비스 이용

그 이후에는
ScienceON 로그인 → 연합인증 서비스 접속 → 서비스 이용

연합인증을 활용하시면 KISTI가 제공하는 다양한 서비스를 편리하게 이용하실 수 있습니다.

Method of making a high voltage DMOS transistor 원문보기

IPC분류정보
국가/구분 United States(US) Patent 등록
국제특허분류(IPC7판)
  • H01L-027/02
  • H01L-021/265
출원번호 US-0625723 (1984-06-27)
우선권정보 BE-0060137 (1983-06-27)
발명자 / 주소
  • Schols Gustaaf (Brugge BEX)
출원인 / 주소
  • International Standard Electric Corporation (New York NY 02)
인용정보 피인용 횟수 : 6  인용 특허 : 9

초록

A process for manufacturing a high voltage DMOS (Deep Diffusion Metal Oxide Semiconductor) transistor includes a first ion implantation and drive-in step to form a P-well in a N-substrate, and a second such step to form a N+region in this well and a channel between this region and the substrate and

대표청구항

A process for making a semiconductor device comprising the steps of: providing a substrate of a first conductivity type; covering said substrate with an oxide layer; forming a polysilicon gate on said oxide layer; forming an opening in said oxide layer; subjecting said substrate to a first predeposi

이 특허에 인용된 특허 (9)

  1. Pao Henry C. (Los Altos CA) Blanchard Richard A. (Los Altos CA) Choy Benedict C. K. (Campbell CA), Combined DMOS and a vertical bipolar transistor device and fabrication method therefor.
  2. Keller John H. (Newburgh NY) McKenna Charles M. (Fishkill NY) Winnard James R. (Poughkeepsie NY), Formation of epitaxial layers doped with conductivity-determining impurities by ion deposition.
  3. Coe David J. (East Grinstead GB2), Manufacture of vertical insulated gate field effect transistors.
  4. Marr George (Cupertino CA) Smith George Elwood (Murray Hill NJ), Method for making transistor structures.
  5. Pfleiderer, Hans-Jorg; Widmann, Dietrich, Method of making MIS-field effect transistor having a short channel length.
  6. Jacobs Erwin (Vaterstetten DEX) Schwabe Ulrich (Munich DEX) Takacs Dezso (Munich DEX), Method of making very short channel length MNOS and MOS devices by double implantation of one conductivity type subseque.
  7. Plummer James D. (Mountain View CA), Monolithic semiconductor switching device.
  8. Cunningham James A. (Santa Clara CA) Schroeder James E. (Houston TX) Guidry Mark Roman (Escondido CA), Processes of forming insulated gate field effect transistors with channel lengths of one micron in integrated circuits w.
  9. Fujikawa Tadahiro (Hiratsuka JPX) Tamura Takashi (Fujisawa JPX), Steering mounting arrangement for automotive vehicle featuring improved head on collision characteristics.

이 특허를 인용한 특허 (6)

  1. Lin True-Lon (Cupertino CA) Hshieh Fwu-Iuan (Saratoga CA) Nim Danny Chi (San Jose CA) So Koon Chong (Santa Clara CA) Tsui Yan Man (Union City CA), DMOS fabrication process implemented with reduced number of masks.
  2. Akiyama Sigeo (Neyagawa JPX) Suzumura Masahiko (Ibaragi JPX) Nobe Takeshi (Hirakata JPX), Method for manufacturing a depletion type double-diffused metal-oxide semiconductor field effect transistor device.
  3. Sasaki, Katsuhito, Method of fabricating LDMOS semiconductor devices.
  4. Kobayashi, Kenya, Method of fabricating a semiconductor device of high-voltage CMOS structure.
  5. Marom Emanuel (Los Angeles CA) Owechko Yuri (Newbury Park CA) Soffer Bernard H. (Pacific Palisades CA), Optical analog data processing systems for handling bipolar and complex data.
  6. Kobayashi Kenya,JPX, Semiconductor device of high-voltage CMOS structure and method of fabricating same.
섹션별 컨텐츠 바로가기

AI-Helper ※ AI-Helper는 오픈소스 모델을 사용합니다.

AI-Helper 아이콘
AI-Helper
안녕하세요, AI-Helper입니다. 좌측 "선택된 텍스트"에서 텍스트를 선택하여 요약, 번역, 용어설명을 실행하세요.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.

선택된 텍스트

맨위로