최소 단어 이상 선택하여야 합니다.
최대 10 단어까지만 선택 가능합니다.
다음과 같은 기능을 한번의 로그인으로 사용 할 수 있습니다.
NTIS 바로가기전기전자학회논문지 = Journal of IKEEE, v.23 no.2, 2019년, pp.704 - 709
송현동 (Dept. of Electronics Engineering, Chungnam National University) , 송형섭 (Dept. of Electronics Engineering, Chungnam National University) , 에디 선일 바부 (Dept. of Electronics Engineering, Chungnam National University) , 최현웅 (Dept. of Electronics Engineering, Chungnam National University) , 이희덕 (Dept. of Electronics Engineering, Chungnam National University)
In this paper, the electrical characteristics of tunneling field effect transistor(TFET) was studied for different annealing conditions. The TFET samples annealed using hydrogen forming gas(4 %) and Deuterium(
* AI 자동 식별 결과로 적합하지 않은 문장이 있을 수 있으니, 이용에 유의하시기 바랍니다.
핵심어 | 질문 | 논문에서 추출한 답변 |
---|---|---|
MOSFET를 대체하는 소자는? | 하지만 기존의 MOSFET은 60 mV/dec 이상 의 임계전압 이하에서의 기울기(subthreshold slope, SS)라는 성능상 한계점과 [1] 집적화가 진행되면서 발생하는 단채널 효과(short channel effect), 자기 발열(self heating), 기판 바이어스 효과(body effect)같은 다양한 문제들이 [2] 발생하면서 이를 해결하기 위한 새로운 대안이 요구되었다. 그 결과 게이트 올 어라운드(gate all around:GAA) 구조, 핀 소자(fin field effect transistor:finFET), 터널링 소자(tunneling field effect transisor:TFET), 스핀 소자 (spin field effect transistor:spinFET) 등이 주목을 받았 다.[3-6] 그중에서도 TFET은 이론상 60 mV/dec 이하의 우수한 SS 특성을 가질 수 있고 극도로 낮은 off 상태에서 누설전류 그리고 기존 CMOS 공정과 호환성이 있으며, 기존의 MOSFET에서 집적 화로 인해 발생했던 단채널 효과 문제를 해결할 수 있다는 점에서[5] 주목을 받았다. | |
실험에 사용된 FD-SOI 기판은? | 본 실험에서 사용된 TFET은 FD-SOI 기판 위에서 제작되었다. FD-SOI 기판은 상단 실리콘 두께가 35nm이며 순수(intrinsic)에 가까운 p형 기판이 다. 게이트 절연체는 3 nm 두께의 SiO2로 형성되었 으며 게이트는 폴리실리콘(poly-silicon) 200 nm로 구성하였다. | |
MOSFET의 한계점은? | 그리고 기술의 발전에 힘입어 MOSFET 역시 지속적인 집적화와 성능 향상을 거듭했다. 하지만 기존의 MOSFET은 60 mV/dec 이상 의 임계전압 이하에서의 기울기(subthreshold slope, SS)라는 성능상 한계점과 [1] 집적화가 진행되면서 발생하는 단채널 효과(short channel effect), 자기 발열(self heating), 기판 바이어스 효과(body effect)같은 다양한 문제들이 [2] 발생하면서 이를 해결하기 위한 새로운 대안이 요구되었다. 그 결과 게이트 올 어라운드(gate all around:GAA) 구조, 핀 소자(fin field effect transistor:finFET), 터널링 소자(tunneling field effect transisor:TFET), 스핀 소자 (spin field effect transistor:spinFET) 등이 주목을 받았 다. |
K. P. Cheung. "On the 60 mV/dec@ 300 K limit for MOSFET subthreshold swing," Proceedings of 2010 International Symposium on VLSI Technology, System and Application. pp.72-73, 2010. DOI: 10.1109/VTSA.2010.5488941
D. J. Frank, R. H. Dennard, E. Nowak, P. M. Solomon, Y. Taur, & H. S. P. Wong, "Device scaling limits of Si MOSFETs and their application dependencies," Proceedings of the IEEE, vol.89, no.3, pp.259-288, 2001. DOI: 10.1109/5.915374
D. Jimenez, J. J. Saenz, B. Iniguez, J. Sune, L. F. Marsal, & J. Pallares, "Modeling of nanoscale gate-all-around MOSFETs," IEEE Electron device letters, vol.25, no.5, pp.314-316, 2004. DOI: 10.1109/LED.2004.826526
B. Yu, L. Chang, S. Ahmed, H. Wang, S. Bell, C. Y. Yang, & J. Bokor, "FinFET scaling to 10 nm gate length," In Digest. International Electron Devices Meeting, pp.251-254. 2002. DOI: 10.1109/IEDM.2002.1175825
S. M. Turkane, & A. K. Kureshi, "Review of tunnel field effect transistor (TFET)," International Journal of Applied Engineering Research, vol.11, no.7, pp.4922-4929, 2016.
P. Chuang, S. C. Ho, L. W. Smith, F. Sfigakis, M. Pepper, C. H. Chen & G. A. C. Jones, "All-electric all-semiconductor spin field-effect transistors," Nature nanotechnology, vol.10, no.1, pp.35, 2015.
R. Choi, K. Onishi, C. S. Kang, H. J. Cho, Y. H. Kim, S, Krishnan & J. C. Lee, "Effects of deuterium anneal on MOSFETs with HfO 2 gate dielectrics," IEEE Electron Device Letters, vol.24, no.3, pp.144-146, 2003. DOI: 10.1109/LED.2003.809531
Y. Qiu, R. Wang, Q. Huang & R. Huang, "A comparative study on the impacts of interface traps on tunneling FET and MOSFET," IEEE Transactions on Electron Devices, vol.61, no.5, pp.1284-1291, 2014. DOI: 10.1109/TED.2014.2312330
※ AI-Helper는 부적절한 답변을 할 수 있습니다.