최소 단어 이상 선택하여야 합니다.
최대 10 단어까지만 선택 가능합니다.
다음과 같은 기능을 한번의 로그인으로 사용 할 수 있습니다.
NTIS 바로가기한국정보통신학회논문지 = Journal of the Korea Institute of Information and Communication Engineering, v.23 no.8, 2019년, pp.966 - 974
장요셉 (School of Electronic Engineering, Soongsil University) , 유진호 (School of Electronic Engineering, Soongsil University) , 이미림 (School of Electronic Engineering, Soongsil University) , 박창근 (School of Electronic Engineering, Soongsil University)
In this study, we propose a CMOS power amplifier (PA) using a bypass technique to enhance the efficiency in the low-power region. For the bypass structure, the common-gate (CG) transistor of the cascode structure of the driver stage is divided in two parallel branches. One of the CG transistors is d...
* AI 자동 식별 결과로 적합하지 않은 문장이 있을 수 있으니, 이용에 유의하시기 바랍니다.
핵심어 | 질문 | 논문에서 추출한 답변 |
---|---|---|
이중모드 전력 증폭기의 동작방법은? | 저출력 전력 영역에서의 효율 향상을 위한 기술로 이중 모드 전력 증폭기 구조가 소개되었다 [11-14]. 이중모드 전력 증폭기의 경우, 모바일 장치가 기지국으로부터 멀리 떨어져있을 때는 고출력 전력 모드에서 동작하며, 반대로, 모바일 장치가 기지국에 인접하여 위치하면, 저출력 전력 모드에서 동작한다. 이중 모드 구조를 통하여, 저출력 전력 영역에서의 효율 향상을 위한 일반적인 기법 중 하나는 전력 증폭단을 분할하는 기술이 있다 [15-17]. | |
바이패스 구조를 설계하기 위해 어떤 방법을 이용하였는가? | 4GHz CMOS 전력 증폭기를 제안한다. 바이패스 구조를 설계하기 위해, 구동 증폭단의 공통 게이트 트랜지스터를 두 개로 분할하였다. 공통 게이트 트랜지스터 중 하나는 고출력 전력 모드를 위한 전력단을 구동하도록 설계된다. | |
전력 증폭기의 효율 및 선형성은 트레이드 오프 관계인데 이를 해결하기 위한 방법은 무엇인가? | 일반적으로 전력 증폭기는 고출력 영역에서 효율이 최적화되기 때문에 출력 전력이 감소함에 따라 효율은 심각하게 저하되는 특성을 가진다. 결과적으로 전체 효율을 높이기 위해서는 저전력 영역의 효율을 향상시켜야 한다. |
*원문 PDF 파일 및 링크정보가 존재하지 않을 경우 KISTI DDS 시스템에서 제공하는 원문복사서비스를 사용할 수 있습니다.
오픈액세스 학술지에 출판된 논문
※ AI-Helper는 부적절한 답변을 할 수 있습니다.