본 논문에서는 CMOS$0.18-{\mu}m$ 공정을 이용하여 1.75 GHz 대역에서 동작하는 이단으로 구성된 CMOS 전력증폭기를 설계하였다. 무선통신시스템에 적합한 전력증폭기 설계를 위하여 ADS 모의실험을 통하여 전력이득, 출력 전력, 효율을 각각 28 dB, 27 dBm, 45 %로 설계를 하였다. 실제 제작된 전력증폭기의 성능은 전력 이득, 출력 전력, 효율은 각각 22.9 dB, 24.8 dBm, 41.3 %로 특성을 나타냈으며, 변조된 LTE(Long-Term Evolution) 신호에 대하여 인접 채널 누설비(ACLR)가 -30 dBc 이하를 만족하며, 전력 이득, 출력 전력, 효율이 각각 22.6 dB, 23.1 dBm, 35.1 %의 특성을 나타냈다.
본 논문에서는 CMOS $0.18-{\mu}m$ 공정을 이용하여 1.75 GHz 대역에서 동작하는 이단으로 구성된 CMOS 전력증폭기를 설계하였다. 무선통신시스템에 적합한 전력증폭기 설계를 위하여 ADS 모의실험을 통하여 전력이득, 출력 전력, 효율을 각각 28 dB, 27 dBm, 45 %로 설계를 하였다. 실제 제작된 전력증폭기의 성능은 전력 이득, 출력 전력, 효율은 각각 22.9 dB, 24.8 dBm, 41.3 %로 특성을 나타냈으며, 변조된 LTE(Long-Term Evolution) 신호에 대하여 인접 채널 누설비(ACLR)가 -30 dBc 이하를 만족하며, 전력 이득, 출력 전력, 효율이 각각 22.6 dB, 23.1 dBm, 35.1 %의 특성을 나타냈다.
This paper presents a 2-stage CMOS power amplifier for the 1.75 GHz band using a $0.18-{\mu}m$ CMOS process. Using ADS simulation, a power gain of 28 dB and an efficiency of 45 % at an 1dB compression point of 27 dBm were achieved. The implemented CMOS power amplifier delivered an output ...
This paper presents a 2-stage CMOS power amplifier for the 1.75 GHz band using a $0.18-{\mu}m$ CMOS process. Using ADS simulation, a power gain of 28 dB and an efficiency of 45 % at an 1dB compression point of 27 dBm were achieved. The implemented CMOS power amplifier delivered an output power of up to 24.8 dBm with a power-added efficiency of 41.3 % and a power gain of 22.9 dB. For a 16-QAM uplink LTE signal, the PA exhibited a power gain of 22.6 dB and an average output power of 23.1 dBm with a PAE of 35.1 % while meeting an ACLR(Adjacent Channel Leakage Ratio) level of -30 dBc.
This paper presents a 2-stage CMOS power amplifier for the 1.75 GHz band using a $0.18-{\mu}m$ CMOS process. Using ADS simulation, a power gain of 28 dB and an efficiency of 45 % at an 1dB compression point of 27 dBm were achieved. The implemented CMOS power amplifier delivered an output power of up to 24.8 dBm with a power-added efficiency of 41.3 % and a power gain of 22.9 dB. For a 16-QAM uplink LTE signal, the PA exhibited a power gain of 22.6 dB and an average output power of 23.1 dBm with a PAE of 35.1 % while meeting an ACLR(Adjacent Channel Leakage Ratio) level of -30 dBc.
* AI 자동 식별 결과로 적합하지 않은 문장이 있을 수 있으니, 이용에 유의하시기 바랍니다.
문제 정의
본 논문에서는 0.18-μm CMOS 공정을 이용하여 1.75 GHz 대역에서 동작하는 이단으로 구성된 CMOS 전력증폭기를 설계 및 제작하였다.
제안 방법
97 mm) 전송선로를 이용하여 바이어스를 인가하였다. 드라이브단과 파워단의 중간 정합을 위하여 LD1을 본딩 인덕턴스와 전송선로을 이용하여 구현하였고, CINTER는 칩 내부에 집적했다.
드라이브단의 ZL=37.5 Ω과 파워단의 Zs=6+j×8.2 Ω을 정합하기 위하여 드라이브단의 LD1과 캐패시터(CINTER)를 이용하여 중간 정합 및 DC 블록의 역할을 하는 회로를 구성하였다.
드라이브단 증폭기가 파워단 증폭기의 선형성에 영향을 주지 않기 위해서는 매우 높은 선형성이 요구된다. 드라이브단의 높은 선형성을 위해서 A급 바이어스로 설계를 했다. 또한, 파워단의 부족한 전력 이득을 보상하기 위하여 충분한 전력 이득과 출력 전력, 효율을 갖는 입출력 임피던스로 설계했다.
드라이브단의 높은 선형성을 위해서 A급 바이어스로 설계를 했다. 또한, 파워단의 부족한 전력 이득을 보상하기 위하여 충분한 전력 이득과 출력 전력, 효율을 갖는 입출력 임피던스로 설계했다. 그림 2는 ADS software를 이용한 모의실험 결과이다.
모의실험 결과를 통해서 드라이브단과 파워단의 설계를 하였다. 이단으로 구성하기 위해서는 드라이브단의 출력 임피던스와 파워단의 입력 임피던스의 정합을 통해 구성할 수 있다.
본 논문에서는 CMOS-0.18 μm 공정을 이용하여 1.75 GHz 대역에서 동작하는 이단으로 구성된 전력증폭기를 설계하였다.
그림 5는 설계된 이단 전력증폭기의 회로도이다. 설계된 전력증폭기는 드라이브단(Q1)과 파워단(Q2), 바이어스 회로(LD1, LD2), 입출력 정합 회로(LIN, CIN와 LOUT, COUT)로 구성되어 있다. LIN, LD1, LD2, LOUT, LS1, LS2는 본딩 인덕턴스를 나타내고 있다.
LIN, LD1, LD2, LOUT, LS1, LS2는 본딩 인덕턴스를 나타내고 있다. 입출력 및 중간 정합회로 구성할 때 본딩 인덕터의 값을 이용하여 정합을 하였다.
35 μm의 길이와 8 μm 폭을 갖고, 128개의 finger를 사용하여 총 1,024 μm 의 폭을 갖는다. 저항(R1)을 이용하여 게이트 바이어스를 인가했고, LD1을 이용하여 드레인 바이어스(VDD=3.3 V)를 인가했다.
파워단은 높은 출력 전력을 내기 위하여 드라이브단보다 트랜지스터의 폭을 4배 크게 설계했다. 파워단은 높은 출력 전력과 효율을 고려하여 AB급 바이어스로 설계를 했다. AB급 바이어스로 설계를 하면 A급 바이어스보다 선형성은 떨어지지만, 더 높은 효율과 출력 전력을 갖는다
35 μm의 길이와 8 μm 폭을 갖고, 512개의 finger를 사용하여 4,096 μm의 폭을 갖는다. 파워단은 높은 출력 전력을 내기 위하여 드라이브단보다 트랜지스터의 폭을 4배 크게 설계했다. 파워단은 높은 출력 전력과 효율을 고려하여 AB급 바이어스로 설계를 했다.
대상 데이터
IC는 Magnachips의 0.18-μm의 공정을 이용하여 제작하였다.
또한, 2차 고조파의 단락을 위하여 드라이브단과 파워단의 드레인을 특성 임피던스가 50 Ω인 λ/4(폭: 1.41 mm, 길이: 22.97 mm) 전송선로를 이용하여 바이어스를 인가하였다.
그림 4는 설계된 파워단의 모의실험 결과이다. 모의실험은 드라이브단과 같이 ADS software를 이용하였다. Source/Load-pull(pin=-15～20 dBm) 모의실험을 통하여 얻은 최적의 임피던스는 Zs=6+j×8.
전력증폭기의 선형 특성을 나타내는 상호 변조 왜곡(intermodulation distortion)은 전력증폭기에 2개 이상의 반송파가 입력되었을 때 발생하는 상호 변조 신호에 의한 왜곡을 말하며, 3차 상호 변조 왜곡(3rd-order IMD) 성분은 원 신호와 근접하여 왜곡을 발생시키는 주된 성분이 된다. 중심 주파수에서 5 MHz의 tone-spacing을 가지는 two-tone 신호를 이용하여 모의실험을 했다. 모의 실험 결과, 원 신호와 3차 상호 변조 왜곡 (IMD3_L: 2f1—f2, IMD3_H: 2f1—f1)이 출력 전력 17 dBm에서 -30 dBc로 높은 선형성을 갖는다.
평가 보드는 FR4 기판을 사용하였고, PCB는 60×60 mm2 사이즈이다.
성능/효과
그림 6은 본 논문에서 제시하는 이단으로 구성된 CMOS 전력증폭기의 모의실험 결과이다. S11, S22, S21은 각각-11 dB, -18 dB, 27 dB로 입출력 정합과 중간 정합이 잘된 것을 알 수가 있다. 전력 이득, 출력 전력, 효율은 각각 27 dB, 28 dBm, 45 %이다.
1 %의 높은 효율을 갖는다. 따라서 제안된 이단으로 구성된 CMOS 전력증폭기는 매우 간단한 구조를 이용하여 무선통신 시스템에 적합한 성능을 가짐을 확인하였다.
2 dBm에서 IMD3가 -30 dBc로 좋은 선형성을 갖는다. 또한, 변조된 신호를 인가 하였을 때 평균 전력 23.1 dBm에서 -30 dBc의 ACLR로 좋은 선형성과 5.2 %의 EVM, 35.1 %의 높은 효율을 갖는다. 따라서 제안된 이단으로 구성된 CMOS 전력증폭기는 매우 간단한 구조를 이용하여 무선통신 시스템에 적합한 성능을 가짐을 확인하였다.
제작된 전력 증폭기는 변조된 신호를 인가하였을 때 22.6 dB의 전력 이득, 평균 전력 23.1 dBm에서 175 mA의 전류를 소비하며, 35.1 %의 효율, -30 dBc의 ACLR, 5.2%의 EVM을 갖는다. 또한, 그림 8(d)에서 볼 수 있듯이, standard spectrum mask를 만족한다.
그림 8은 제작된 이단 전력증폭기의 측정 결과이다. 제작된 전력증폭기는 중심 주파수 1.75 GHz의 one-tone 신호를 인가하였을 때 22.6 dB의 전력 이득을 가지고, 출력 전력 24.8 dBm에서 220 mA의 전류를 소비하며, 41.3 %의 높은 효율을 갖는다. 전력증폭기에 5 MHz의 tone-spacing 을 가지는 two-tone 신호를 인가하였을 때 평균 전력 22.
전력 이득, 출력 전력, 효율은 각각 27 dB, 28 dBm, 45 %이다. 중심 주파수에서 5 MHz의 tone-spacing을 가지는 two-tone 신호를 이용한 모의실험 결과는 IMD3가 출력 전력 25.2 dBm에서 -30 dBc이므로 높은 선형성을 갖는 것을 알 수 있다.
75 GHz 대역에서 동작하는 이단으로 구성된 전력증폭기를 설계하였다. 측정 결과, 제작된 전력증폭기는 중심 주파수 1.75 GHz의 one-tone 신호를 인가하였을 때 22.6 dB의 전력 이득, 24.8 dBm의 출력 전력에서 41.3 %의 높은 효율을 갖는다. 5 MHz의 tone-spacing을 갖는 two-tone 신호를 인가하였을 때 평균 전력 22.
표 2는 기존의 전력증폭기의 성능과 제작된 전력증폭기의 성능을 비교하여 정리한 표이다. 표 2에서 볼 수 있듯이, 제안한 전력 증폭기는 DPD(Digital Predistortion Algorithm)와 같은 복잡한 선형화 기법을 사용하지 않고, 충분한 평균 전력과 우수한 효율을 갖는다. 또한, 구조가 매우 간단하여 IC의 면적이 매우 작은 것을 알 수 있다.
질의응답
핵심어
질문
논문에서 추출한 답변
CMOS를 이용하여 전력증폭기를 설계시 장점은?
하지만 CMOS를 이용하여 전력증폭기를 설계할 경우, GaAs에 비하여 비교적 가격이 싸고, 직접도가 매우 높은 장점이 있다. 최근 CMOS 공정기술의 발전과 높은 잠재력으로 인해 CMOS를 이용한 전력증폭기에 대한 설계가 다양하게 이루어지고 있다[1]～[11].
GaAs를 이용한 전력증폭기의 단점은?
지금까지 대부분의 이동통신용 전력증폭기는 화합물 반도체를 이용하여 만들고 있다. 전력증폭기를 위한 대표적 화합물 반도체인 GaAs를 이용한 전력증폭기는 고효율과 높은 선형성을 갖지만 가격이 높은 단점이 있다.
설계한 무선통신시스템에 적합한 전력증폭기의 실제 특성은 어떠한가?
무선통신시스템에 적합한 전력증폭기 설계를 위하여 ADS 모의실험을 통하여 전력이득, 출력 전력, 효율을 각각 28 dB, 27 dBm, 45 %로 설계를 하였다. 실제 제작된 전력증폭기의 성능은 전력 이득, 출력 전력, 효율은 각각 22.9 dB, 24.8 dBm, 41.3 %로 특성을 나타냈으며, 변조된 LTE(Long-Term Evolution) 신호에 대하여 인접 채널 누설비(ACLR)가 -30 dBc 이하를 만족하며, 전력 이득, 출력 전력, 효율이 각각 22.6 dB, 23.1 dBm, 35.1 %의 특성을 나타냈다.
참고문헌 (11)
S. C. Cripps, RF Power Amplifier for Wireless Communications, Artech House, 2002.
D. Chowdhury, C. Hull, O. Degani, P. Goyal, Y. Wang, and A. Niknejad, "A single-chip highly linear 2.4 GHz 30 dBm power amplifier in 90 nm CMOS", in Proc. IEEE Int. Solid-State Circuits Conf., pp. 378-379, Feb. 2009.
A. Afsahi, A. Behzad, and L. Larson, "A 65 nm CMOS 2.4 GHz 31.5 dBm power amplifier with a distributed LC power-combining network and improved linearization for WLAN applications", in Proc. IEEE Int. Solid-State Circuits Conf., pp. 1-4, Feb. 2010.
J. Fritzin, C. Svensson, and A. Alvandpour, "A +32 dBm 1.85 GHz class-D outphasing RF PA in 130 nm CMOS for WCDMA/LTE", in Proc. ESSCIRC, pp. 127-130, Sep. 2011.
Brecht Francois, Patrick Reynaert, "A fully integrated wattlevel linear 900-MHz CMOS RF power amplifier for LTE-applications", IEEE Trans. Microw. Theory Tech., vol. 60, no. 6, pp. 1878-1885, Mar. 2012.
J. Ham, H. Jung, H. Kim, W. Lim, D. Heo, and Y. Yang, "A CMOS envelope tracking power amplifier for LTE mobile applications", JSTS, vol. 14, no. 2, pp. 235-245, Apr. 2014.
A. Afsahi, A. Behzad, and L. Larson, "A 65 nm CMOS 2.4 GHz 31.5 dBm power amplifier with a distributed LC power-combining network and improved linearization forWLAN applications", in Proc. IEEE Int. Solid-State Circuits Conf., pp. 452-453, Feb. 2010.
A. Afsahi, L. Larson, "An integrated 33.5 dBm linear 2.4 GHz power amplifier in 65 nm CMOS for WLAN applications", in Proc. IEEE Custom Integr. Circuits Conf. (CICC), pp. 1-4, Sep. 2010.
B. Francois, P. Reynaert, "A fully integrated watt-level linear 900 MHz CMOS RF power amplifier for LTEapplications", IEEE Trans. Microw. Theory Tech., vol. 60, no. 6, pp. 1878-1885, Apr. 2012.
J. Fritzin, C. Svensson, and A. Alvandpour, "A 32 dBm 1.85 GHz class-D outphasing RF PA in 130 nm CMOS for WCDMA/LTE", in Proc. ESSCIRC, pp. 127-130, Sep. 2011.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.