[논문]스위칭 회로를 이용한 다수의 입출력 쌍을 갖는 SRAM 기반 물리적 복제 불가능 보안회로

백승범; 홍종필

doi:10.6109/jkiice.2020.24.8.1037

[국내논문] 스위칭 회로를 이용한 다수의 입출력 쌍을 갖는 SRAM 기반 물리적 복제 불가능 보안회로
Switched SRAM-Based Physical Unclonable Function with Multiple Challenge to Response Pairs 원문보기

한국정보통신학회논문지 = Journal of the Korea Institute of Information and Communication Engineering, v.24 no.8, 2020년, pp.1037 - 1043

백승범 (School of Electrical Engineering, Chungbuk National University) , 홍종필 (School of Electrical Engineering, Chungbuk National University)

초록
AI-Helper

본 논문에서는 IoT 기기를 위한 저가, 초소형, 저 전력의 반도체 공정 기반 물리적 복제 불가능 보안회로를 소개한다. 제안하는 보안회로는 SRAM 구조의 인버터 간 교차결합 경로에 스위칭 회로를 연결하여 챌린지 입력을 인가함으로써 다수개의 입출력 쌍을 갖도록 한다. 그 결과 제안된 구조는 기존 SRAM 기반 물리적 복제 불가능 보안회로의 빠른 동작 속도와 비트 당 소요면적이 작은 장점을 유지하면서도 다수개의 입출력 쌍을 갖는다. 제안된 스위칭 SRAM 기반의 물리적 복제 불가능 보안회로는 성능 검증을 위해 180nm CMOS 공정을 이용하여 총 면적 0.095㎟ 의 칩으로 제작하였다. 측정 결과 4096-bit의 CRP, 0의 Intra-HD, 0.4052의 Inter-HD의 우수한 성능을 보였다.

Abstract ▼ AI-Helper

This paper presents a new Physical Unclonable Function (PUF) security chip based on a low-cost, small-area, and low-power semiconductor process for IoT devices. The proposed security circuit has multiple challenge-to-response pairs (CRP) by adding the switching circuit to the cross-coupled path between two inverters of the SRAM structure and applying the challenge input. As a result, the proposed structure has multiple CRPs while maintaining the advantages of fast operating speed and small area per bit of the conventional SRAM based PUF security chip. In order to verify the performance, the proposed switched SRAM based PUF security chip with a core area of 0.095㎟ was implemented in a 180nm CMOS process. The measurement results of the implemented PUF show 4096-bit number of CRPs, intra-chip Hamming Distance (HD) of 0, and inter-chip HD of 0.4052.

주제어

표/그림 (12)

그림 Fig. 1 Structure of a delay based PUF.
그림 Fig. 2 Schematic of basic SRAM PUF.
그림 Fig. 3 Block diagram of the proposed switched SRAM based CRP PUF.
그림 Fig. 4 Voltage transfer curve of the proposed switched SRAM based CRP PUF.
표 Table. 1 Operational truth table of the proposed switched SRAM based CRP PUF
그림 Fig. 5 Top block diagram of the proposed switched SRAM based CRP PUF.
그림 Fig. 6 Block diagram of the proposed switched SRAM based CRP PUF with 16-bit challenge input.
그림 Fig. 7 Operational timing diagram of the proposed switched SRAM based CRP PUF.
그림 Fig. 8 Die micrograph of the proposed switched SRAM based CRP PUF.
그림 Fig. 9 Measured inter-chip hamming distance distribution.
그림 Fig. 10 Measured intra-chip hamming distance distribution.
표 Table. 2 Performance Comparison with State of the Art

AI 본문요약
AI-Helper

* AI 자동 식별 결과로 적합하지 않은 문장이 있을 수 있으니, 이용에 유의하시기 바랍니다.

문제 정의

본 논문에서는 SRAM 내부의 인버터 교차결합 경로에 스위치를 연결하고, 챌린지 입력으로 스위치를 제어함으로써 기존의 소형 및 빠른 동작속도의 장점을 보이면서 동시에 다수개의 CRP를 갖는 새로운 SRAM 구조기반 물리적 복제 불가능 보안회로를 제안한다.
본 논문에서는 저가, 경량, 저 전력 IoT 기기를 위한 새로운 반도체 공정 기반의 물리적 복제 불가능 보안회로 구조를 제안하였다. 제안하는 보안회로는 SRAM 구조에서 인버터 간의 교차결합 경로에 스위칭 회로를 연결하고 스위칭 동작을 챌린지 입력으로 제어함으로써 다수개의 입출력 쌍을 생성하였다.

제안 방법

06%로 도출되었다. 20개의 칩, 100개의 챌린지 입력 그리고 신뢰성을 위해 챌린지당 1천 번의 반복 측정을 통해 도출하였고, 공급전원 1.8V와 상온 환경에서 측정되었다. 그래프의 x축은 해밍거리를 제안하는 보안 칩의 출력 비트 길이인 256으로 나눈 것이다.
35%로 도출되었다. 5개의 칩, 2개의 챌린지 입력 그리고 좀 더 엄격한 평가를 위해 챌린지당 1만 번의 반복 측정을 통해 도출하였고, 동작 환경은 인증식별성 측정 환경과 동일하게 설정하였다.
제안하는 SRAM 셀은 16*16 어레이 형태로 제어 회로(Controller)와 함께 구성되어 있다. SRAM 어레이는 교차 결합된 양측 인버터들이 균일한 기생성분을 가져 공정편차에 의해 신뢰할 수 있는 난수가 생성될 수 있도록 설계하였다. 셀 어레이는 칩 입력 신호에 따라 행(WL, 워드라인) 단위로 동작하고, 열들의 병렬출력(BL, 비트라인)을 Readout 회로를 통해 출력한다.
동작 모드는 Pre-charging을 담당하는 Standby 모드와 고유 난수를 생성하는 Evaluation모드로 구분된다. 먼저 Standby 모드에서 EN 노드에 논리 0을 인가하여 출력 노드를 Pre-charging 하여 양쪽 인버터 출력을 모두 논리 1로 만들고, 챌린지 입력을 통해 인버터들의 교차결합을 재구성한다. 그림 6 에는 포함되어 있지 않지만, SRAM 셀 출력 노드들뿐만 아니라 비트라인도 Pre-charging이 필요한데, 이는 일반 SRAM의 Read 동작과 동일하게 수행한다.
마찬가지로 칩의 출력을 Scan chain 회로, UART 통신을 통해 PC에서 수신하였다. 이 후, Matlab에서 칩의 출력을 불러와 성능을 계산할 수 있는 스크립트를 구현하여 가시화하였다.
제안하는 구조는 그림 2에서 기존 두 인버터 간의 교차결합 경로 각각에 Pass 트랜지스터 형태의 스위칭 회로를 연결하고, 챌린지 입력으로 스위칭 회로를 제어하도록 함으로써 챌린지 입력에 따라 교차결합을 재구성하여 다수개의 출력 값을 가질 수 있다. 그림 3의 구성은 두 개의 SRAM 인버터 각각에 스위칭 회로를 연결하여 4-bit 챌린지 입력을 갖는다.
구조를 제안하였다. 제안하는 보안회로는 SRAM 구조에서 인버터 간의 교차결합 경로에 스위칭 회로를 연결하고 스위칭 동작을 챌린지 입력으로 제어함으로써 다수개의 입출력 쌍을 생성하였다. 그 결과 기존 SRAM 기반 물리적 복제 불가능 회로의 빠른 동작 속도와 소형화의 장점과 더불어 다수개의 입출력 쌍으로 동작시킬 수가 있었다.
095mm2이고, 물리적 복제 불가능 단위 PUF 셀의 면적은 342um2이다. 제작된 칩은 1.8V의 공급전원으로 동작시켰고 FPGA, 칩 소켓 그리고 메모리가 포함된 테스트보드를 활용하여 측정하였다. PC에서 터미널 프로그램과 UART 통신을 통해 테스트 벤치를 보드에 전송하면, 이를 메모리에 저장한 후, FPGA를 통해 구현된 Scan chain 테스트 회로를 통해 칩에 입력으로 순차적으로 인가하였다.

데이터처리

제안하는 물리적 복제 불가능 함수의 인증식별성 측정 결과를 히스토그램, 평균 그리고 표준편차로써 그림 9에서 나타낸다. 인증식별성 평균은 40.

성능/효과

[12] 구조도 같은 SRAM을 이용하지만 주소 순서를 단순 변경시켜 64 비트 CRP를 생성하는데 반해, 본 논문에서는 SRAM 구조 자체를 변경하므로 제안된 구조가 더 많은 4096 비트 CRP를 생성하는데도 불구하고 적은 면적으로 구현되었다. 0.9 pJ/bit의 에너지 효율 또한 SRAM 구조가 지연 기반이나 아날로그 기반 다른 구조들에 비해 빠른 동작속도를 갖기 때문에 우수한 성능을 보였고, [12]의 구조보다는 크지만 28nm와 180nm의 디지털 공정 속도를 고려하였을 때 제안하는 구조가 충분한 경쟁력을 보이는 것으로 생각된다. 인증재생산성 지표인 Intra-chip hamming distance의 경우, post-processing을 통해 46%의 불안정한 CRP를 제거하였을 때 이상적인 지표인 0이 도출되었고, 이전 연구들과 유사한 성능을 갖는다.
이전 연구들과 비교했을 때 본 논문에서 제안하는 구조가 가장 작은 셀 면적을 나타내는데, 이는 SRAM 구조의 장점이다.[12] 구조도 같은 SRAM을 이용하지만 주소 순서를 단순 변경시켜 64 비트 CRP를 생성하는데 반해, 본 논문에서는 SRAM 구조 자체를 변경하므로 제안된 구조가 더 많은 4096 비트 CRP를 생성하는데도 불구하고 적은 면적으로 구현되었다. 0.
제안하는 보안회로는 SRAM 구조에서 인버터 간의 교차결합 경로에 스위칭 회로를 연결하고 스위칭 동작을 챌린지 입력으로 제어함으로써 다수개의 입출력 쌍을 생성하였다. 그 결과 기존 SRAM 기반 물리적 복제 불가능 회로의 빠른 동작 속도와 소형화의 장점과 더불어 다수개의 입출력 쌍으로 동작시킬 수가 있었다. 제안된 스위칭 SRAM 기반의 물리적 복제 불가능 보안회로는 난수생성 구조로써 뿐만 아니라, 기존 SRAM 기반 구조로는 적용이 불가능한 메시지 인증, 객체 인증 등 다양한 분야에 사용이 가능할 것으로 생각된다.
첫째, IoT 기기 본연의 시장 경쟁력을 잃지 않기 위해서 보안 시스템 자체도 저가, 경량 및 저 전력으로 구현이 되어야 한다. 둘째, 보안 시스템 자체가 복제되는 것을 방지하기 위해 물리적 복제 불가능 함수의 특성을 가져야 한다. 복잡한 알고리즘을 사용하여 난수를 생성하는 기존의 소프트웨어 기반 보안기술은 PC와 메모리 등 고사양을 필요로 하고, 고성능 PC로 해킹이 가능한 문제가 있기 때문에 IoT 기기를 위한 보안 시스템으로는 적합하지 않다.
인증재생산성은 한 칩에 동일한 챌린지를 두 번 인가하였을 때 생성되는 두 출력이 서로 다른 정도를 해밍거리(Intra-chip hamming distance)를 통해 수치화 할 수 있다. 이상적인 수치는 0%로써, 동일한 입력에는 100% 균일한 출력을 생성한다는 의미를 갖는다. 이를 많은 칩 개수, 챌린지 그리고 반복 측정을 통해 수행하면 가우시안 분포를 나타내어 통계적으로 유의미한 수치를 얻을 수 있다.
요구사항은 다음과 같다. 첫째, IoT 기기 본연의 시장 경쟁력을 잃지 않기 위해서 보안 시스템 자체도 저가, 경량 및 저 전력으로 구현이 되어야 한다. 둘째, 보안 시스템 자체가 복제되는 것을 방지하기 위해 물리적 복제 불가능 함수의 특성을 가져야 한다.

후속연구

그 결과 기존 SRAM 기반 물리적 복제 불가능 회로의 빠른 동작 속도와 소형화의 장점과 더불어 다수개의 입출력 쌍으로 동작시킬 수가 있었다. 제안된 스위칭 SRAM 기반의 물리적 복제 불가능 보안회로는 난수생성 구조로써 뿐만 아니라, 기존 SRAM 기반 구조로는 적용이 불가능한 메시지 인증, 객체 인증 등 다양한 분야에 사용이 가능할 것으로 생각된다.

참고문헌 (12)

T. Idriss, H. Idriss, and M. Bayoumi, "A PUF-based paradigm for IoT security," in 2016 IEEE 3rd World Forum on Internet of Things (WF-IoT), Reston: VA, pp. 700-705, Dec. 2016.
U. Chatterjee, V. Govindan, R. Sadhukhan, D. Mukhopadhyay, R. S. Chakraborty, D. Mahata, and M. M. Prabhu, "Building PUF Based Authentication and Key Exchange Protocol for IoT Without Explicit CRPs in Verifi er Database," IEEE Transactions on Dependable and Secure Computing, vol. 16, no. 3, pp. 424-437, Jun. 2019.

상세보기
Y. Zheng, S. S. Dhabu and C. Chang, "Securing IoT Monitoring Device using PUF and Physical Layer Authentication," in 2018 IEEE International Symposium on Circuits and Systems (ISCAS), Florence, pp. 1-5, May 2018.
J. Y. Lee and L. Kolasani, "Security Based Network for Health Care System," Asia-pacific Journal of Convergent Research Interchange, vol. 1, no. 1, pp. 1-6, Mar. 2015.
H.-J. Han and D.-W. Park, "Cybersecurity of The Defense Information System network connected IoT Sensors," Journal of the Korea Institute of Information and Communication Engineering, vol. 24, no. 6, pp. 802-808, Jun. 2020.
R. Maes and I. Verbauwhede, "Physically Unclonable Functions: A Study on the State of the Art and Future Research Directions," in Towards Hardware-Intrinsic Security, Berlin: Springer, pp. 3-37, Oct. 2010.
Y. Gao, S. F. Al-Sarawi, and D. Abbott, "Physical unclonable functions," Nature Electronics, vol. 3, no. 2, pp. 81-91, Feb. 2020.

상세보기
J. Guajardo, S. S. Kumar, G.-J. Schrijen, and P. Tuyls, "FPGA Intrinsic PUFs and Their Use for IP Protection," in International Workshop on Cryptographic Hardware and Embedded Systems (CHES), Berlin: Springer, pp. 63-80, 2007.
K.-U. Choi, S. Baek, J. Heo, and J.-P. Hong, "A 100% Stable Sense- Amplifier-Based Physically Unclonable Function With Individually Embedded Non-Volatile Memory," IEEE Access, vol. 8, pp. 21857-21865, Feb. 2020.

상세보기
K. Yang, Q. Dong, D. Blaauw, and D. Sylvester, "14.2 A physically unclonable function with BER -8 for robust chip authentication using oscillator collapse in 40nm CMOS," in 2015 IEEE International Solid-State Circuits Conference - (ISSCC) Digest of Technical Papers, San Francisco: CA, pp. 1-3, Feb. 2015.
X. Xi, H. Zhuang, N. Sun, and M. Orshansky, "Strong subthreshold current array PUF with 2 65 challenge-response pairs resilient to machine learning attacks in 130nm CMOS," in 2017 Symposium on VLSI Circuits, Kyoto, pp. C268-C269, Jun. 2017.
S. Jeloka, K. Yang, M. Orshansky, D. Sylvester, and D. Blaauw, "A sequence dependent challenge-response PUF using 28nm SRAM 6T bit cell," in 2017 Symposium on VLSI Circuits, Kyoto, pp. C270-C271, Jun. 2017.

저자의 다른 논문 :

표제어: PCR

동의어: Packet Collision Rate

용어 설명 출처 목록 (6)

용어 설명: PCR은 세균 특이성이 있는 primer를 이용하여 적은 수의 세균이 있을지라도 쉽게 검출할 수 있는 유용한 방법이며, 이를 이용하여 구강 내 치면세균막이나 타액에서 직접 세균을 검출할 수 있게 되었다[8].

내보내기 구분	파일저장 인쇄 메일전송
구성항목	기본정보 상세정보 관리번호, 논문명, 저널/프로시딩명, 저자 , 발행년, 권, 호, 시작페이지, 끝페이지, 발행기관 관리번호, 논문명, 대등논문명, 저자 , 저널/프로시딩명, 발행기관, 발행년, 발행언어, 권, 호, 시작페이지, 끝페이지, ISBN, ISSN, 주제분야, 키워드, 초록(한글), 초록(영문), 저자(소속기관)
저장형식	Text(ASCII format) Excel format RefWorks Direct Export RIS format (for Reference Manager, ProCite, EndNote), Scholar's Aids, Mendeley
메일정보	받는사람 (필수) @ 보내는사람 (선택) @ 제목 내용 KISTI 검색결과 이메일 서비스
안내	총 건의 자료가 검색되었습니다. 다운받으실 자료의 인덱스를 입력하세요. (1-10,000) 검색결과의 순서대로 최대 10,000건 까지 다운로드가 가능합니다. 데이타가 많을 경우 속도가 느려질 수 있습니다.(최대 2~3분 소요) 다운로드 파일은 UTF-8 형태로 저장됩니다. 파일의 내용이 제대로 보이지 않을실 때는 웹브라우저 상단의 보기 -> 인코딩 -> 자동선택 여부를 확인하십시오. ~ Text(ASCII format) Excel format

연합인증