[논문]차세대 메모리 디바이스Gap-Fill 공정 위한 공간 분할 PE-ALD개발 및 공정 설계

이백주; 황재순; 서동원; 최재욱

doi:10.5695/jkise.2020.53.3.124

차세대 메모리 디바이스Gap-Fill 공정 위한 공간 분할 PE-ALD개발 및 공정 설계
Development of Space Divided PE-ALD System and Process Design for Gap-Fill Process in Advanced Memory Devices 원문보기

한국표면공학회지 = Journal of the Korean institute of surface engineering, v.53 no.3, 2020년, pp.124 - 129

이백주 ((주)한화) , 황재순 ((주)한화) , 서동원 ((주)한화) , 최재욱 ((주)한화)

Abstract ▼ AI-Helper

This study is for the development of high temperature ALD SiO2 film process, optimized for gap-fill process in manufacturing memory products, using a space-divided PE-ALD system equipped with an independent control dual plasma system and orbital moving unit. Space divided PE-ALD System has high productivity, and various applications can be applied according to Top Lid Design. But space divided ALD system has a limitation to realize concentric deposition map due to process influence due to disk rotation. In order to solve this problem, we developed an orbit rotation moving unit in which disk and wafer. Also we used Independent dual plasma system to enhance thin film properties. Improve productivity and film density for gap-fill process by having deposition and surface treatment in one cycle. Optimize deposition process for gap-fill patterns with different depths by utilizing our independently controlled dual plasma system to insert N2and/or He plasma during surface treatment, Provide void-free gap-fill process for high aspect ratio gap-fill patterns (up to 50:1) with convex curvature by adjusting deposition and surface treatment recipe in a cycle.

주제어

표/그림 (10)

그림 Fig. 1. Shape of SiO₂ Map deposited using IRD System
그림 Fig. 2. Principle of space-divided PE-ALD process.
그림 Fig. 3. Schematic of IRD (Independent Rotation Device) System.
그림 Fig. 4. XPS spectra of SiO₂: (a) Si 2p and (b) O 1s.
그림 Fig. 5. Deposition-rate change in bare wafer film according to N₂/He plasma treatment.
그림 Fig. 6. AES of Inhibitor (N2+He): (a) No Inhibitor (b) N2+He split.
그림 Fig. 7. TEM Image of Pattern (A.R. 50:1).
그림 Fig. 8. Reaction structure of thin film using N2 / He Inhibitor.
그림 Fig. 9. Pattern Wet Etch Rate analysis of thin films using Inhibitor.
그림 Fig. 10. Stress analysis of thin film using inhibitor.

AI 본문요약
AI-Helper

* AI 자동 식별 결과로 적합하지 않은 문장이 있을 수 있으니, 이용에 유의하시기 바랍니다.

문제 정의

이러한 문제를 해결하고자 메모리 디바이스 gap-fill공정에 유기물 성분의 inhibitor를 사용하고 있다. 본 연구에서는 N₂+He가스의 유기물 inhibitor 대체재로서의 효과를 확인하고자 gap-fill 평가를 진행하였다.Fig.
8eV binding energy 구간에서 검출되어 정상적으로 SiO₂박막이 증착됨을 확인 하였다[6-7]. 본 연구에서는 inhibitor 구간 N₂플라즈마 트리트먼트를 통하여 SiO₂박막의 성장 속도를 조절하고자 하였다[8-9]. ALD SiO₂는 질화물 표면에서 느린 속도로 핵 생성하게 된다[10-14].
본 연구에서는 공간 분할 PEALD 설비를 이용한SiO₂박막 증착과 메모리 반도체 gap-fill 공정에 적용 가능한 Inhibitor 개발에 관한 연구를 진행하였다. 디스크가 회전하는 공간 분할 PEALD 설비에 DPS 시스템을 개발하여 매 사이클 증착과 treatment가 동시 진행 가능하게 구현하였다.
반도체 회로의 미세화로 웨이퍼 최외각 가장자리 영역의 수율 증가가 더 요구되는 상황에서 공간 분할 ALD 설비의 이러한 단점은 해결해야 할 중요한 과제이다. 본연구에서는 공간 분할 PEALD 설비의 이러한 문제를 해결하고자 디스크와 웨이퍼가 동시에 회전하는Fig. 1.

가설 설정

Fig. 9. 패턴 내부 gap-fill 된 박막의 밀도는 위치별 차이를 나타낸다. 위치별 증착된 박막의 밀도 확인을 위하여 DHF(100:1) 비율의 혼합 용액을 사용하여 증착된 박막의 wet etch rate 특성을 확인해 보았다.

제안 방법

3의 IRD 시스템을 이용하여 PEALD로 증착한 SiO₂박막의 XPS 분석 결과이다. DIPAS 프리커서 피딩 후 reactant 구간과 inhibitor구간 O2플라즈마를 이용하여 박막을 증착하였다. Si2ppeak가 102.
1. IRD(independent rotation device) 시스템을 개발하여 SiO₂원형 map 구현 및 증착 균일도를 향상시켰다. 또한 공간 분할 PEALD 설비의 메모리 디바이스에서의 gap-fill 공정을 위하여 DPS(dual plasmasystem)를 활용하여 inhibitor 시스템으로 사용하였다.
6은 실제로 N₂와 He가스를 inhibitor로 사용하여 증착한 SiO₂박막의 AES분석 결과이다. N₂가스는 고정을 한 후 He 가스의유량을 조절하여 박막을 성장하였을 때 막내 N₂의 농도가 어떻게 변화하는지를 관찰하였다. a 그래프는 inhibitor를 사용하지 않고 O2플라즈마를 사용하여 증착한 SiO₂박막내의 N 농도이고 막내 약 0.
ALD SiO₂는 질화물 표면에서 느린 속도로 핵 생성하게 된다[10-14]. N₂플라즈마의 활성종 특성을 향상 시키고자 He 가스를 첨가하였으며 단위막에서 N₂/He플라즈마 트리트먼트가 ALD SiO₂ 박막 성장 속도에 어느 정도 영향을 주는지 확인하기 위하여 N₂ 가스를 고정 후He의 유량을 증가해가며 사이클당 박막 성장 속도를 확인하였다. 매사이클당 N₂/He플라즈마 트리트먼트 nucleation사이클 효과 증가로 He 유량이 증가할수록 박막 성장속도가 저하됨이 확인 됐다.
3 생산성 향상을 위해 디스크를 시계 방향으로 고속 회전 가능하게 설계하였으며 최대 200rpm까지 회전 가능하다. 디스크 rpm은 1분당 ALD 증착수를 말하며 이번 연구에서는 80rpm 회전으로 1분에 80회의 사이클을 진행하였고 동시에 웨이퍼를 5rpm으로 회전을 시켜ALD 1사이클당 0.75초로 평가하였다. 웨이퍼의 회전은 최대 10rpm까지 가능하며 공정 진행 중 속도조절을 통하여 웨이퍼 최외각 영역의 두께를 조절할 수 있게 하였다.
IRD(independent rotation device) 시스템을 개발하여 SiO₂원형 map 구현 및 증착 균일도를 향상시켰다. 또한 공간 분할 PEALD 설비의 메모리 디바이스에서의 gap-fill 공정을 위하여 DPS(dual plasmasystem)를 활용하여 inhibitor 시스템으로 사용하였다.DPS inhibitor 시스템은 ALD 1사이클당 1회 inhibitor 작동 가능하게 하였으며 고종횡비(high aspect ratio)패턴에서의 gap-fill 공정 효율을 개선하였다.
패턴 내부 gap-fill 된 박막의 밀도는 위치별 차이를 나타낸다. 위치별 증착된 박막의 밀도 확인을 위하여 DHF(100:1) 비율의 혼합 용액을 사용하여 증착된 박막의 wet etch rate 특성을 확인해 보았다. b영역의 Si-O 결합 비중이 a,c,d 영역에 비해 상대적으로 늘어나게 되어 wet etch rate 특성이 높게 나타난다.
고종횡비 패턴으로 갈수록 패턴 내부는 굴곡진 항아리 모양의 형태를 띄게 되어 메모리 반도체 gap-fill 공정에서 seam이나 void가 패턴 내부에 발생하게 된다. 이런 문제 해결을 위해 특정 영역의 박막 성장 속도를 조절해야 하며 Fig. 2 플라즈마 트리트먼트 구간 방전 가스 N₂/He을 사용하여 패턴 오픈 영역 및 내부 굴곡진 구간의 SiO₂ 박막 성장 속도를 조절하였다. 패턴은 종횡비 50:1의 패턴을 사용하였으며 TEM(JEM-2100F HR) 분석을 통하여 박막 성장 속도를 분석하였다.
이때, 디스크와 샤워헤드 사이의 간격을 9mm로 하였으며 디스크의 회전 속도를 80rpm, 웨이퍼의 회전 속도를 5rpm으로하여 SiO₂을 증착 하였다. 챔버 클리닝은 NF3Remote플라즈마 사용하였으며, 디스크 표면 식각 방지를 위하여 200℃에서 진행하였다. 기존의 시간분할형 ALD 증착기술의 생산성 문제를 연속공정 기반의 공간분할 ALD 증착기술을 도입하여 높은 생산성을 가지면서고 종횡비(high aspect ratio) 패턴에 단차피복성(stepcoverage)이 우수한 막질을 얻을 수 있었다.
2 플라즈마 트리트먼트 구간 방전 가스 N₂/He을 사용하여 패턴 오픈 영역 및 내부 굴곡진 구간의 SiO₂ 박막 성장 속도를 조절하였다. 패턴은 종횡비 50:1의 패턴을 사용하였으며 TEM(JEM-2100F HR) 분석을 통하여 박막 성장 속도를 분석하였다. 또한 Fig.

대상 데이터

본 연구에서는 SiO₂ 박막을 형성시키기 위하여 12인치 Si(100) 기판 위에 PEALD를 이용하여 증착하였다. 소스 물질로서 아미노 실란 전구체(diisoprophylaminosilane: DIPAS)를 사용하였으며 반응 가스로는 O2/He,퍼지 가스로는 N₂를 사용하였다.
박막을 형성시키기 위하여 12인치 Si(100) 기판 위에 PEALD를 이용하여 증착하였다. 소스 물질로서 아미노 실란 전구체(diisoprophylaminosilane: DIPAS)를 사용하였으며 반응 가스로는 O2/He,퍼지 가스로는 N₂를 사용하였다. 이때 O2/He의 가스 유량은 2:3 비율로 조정하였다.
웨이퍼의 회전은 최대 10rpm까지 가능하며 공정 진행 중 속도조절을 통하여 웨이퍼 최외각 영역의 두께를 조절할 수 있게 하였다. 증착된 박막의 두께는 엘립소테크놀로지사의 Elli-SE-Uam12 모델의 엘립소미터를 사용하여 측정하였다.

성능/효과

또한 공간 분할 PEALD 설비의 메모리 디바이스에서의 gap-fill 공정을 위하여 DPS(dual plasmasystem)를 활용하여 inhibitor 시스템으로 사용하였다.DPS inhibitor 시스템은 ALD 1사이클당 1회 inhibitor 작동 가능하게 하였으며 고종횡비(high aspect ratio)패턴에서의 gap-fill 공정 효율을 개선하였다.
SiO₂ 증착 후 treatment구간 N₂가스 반응을 통하여 막내 N을 도핑하였으며 He 가스를 이용하여 도핑 농도를 조절할수 있음을 확인하였다. N₂ 가스 고정 후 He 가스 유량 증가시 막내 N의 농도는 증가하는 트랜드를 나타내고 이러한 N₂/He의 ratio 특성을 이용하여 메모리 gapfill 공정에서의 막내 N 성분 조절이 가능하며 패턴 내부 특정 영역의 박막 성장 속도가 조절됨을 확인하였다. 메모리 집적도 향상에 따른 패턴의 고종횡비로 형성된 항아리 형상의 패턴 내부도 N₂/He의플라즈마 treatment 컨디션 조절로 gap-fill이 가능함을 확인하였다.
디스크가 회전하는 공간 분할 PEALD 설비에 DPS 시스템을 개발하여 매 사이클 증착과 treatment가 동시 진행 가능하게 구현하였다. SiO₂ 증착 후 treatment구간 N₂가스 반응을 통하여 막내 N을 도핑하였으며 He 가스를 이용하여 도핑 농도를 조절할수 있음을 확인하였다. N₂ 가스 고정 후 He 가스 유량 증가시 막내 N의 농도는 증가하는 트랜드를 나타내고 이러한 N₂/He의 ratio 특성을 이용하여 메모리 gapfill 공정에서의 막내 N 성분 조절이 가능하며 패턴 내부 특정 영역의 박막 성장 속도가 조절됨을 확인하였다.
챔버 클리닝은 NF3Remote플라즈마 사용하였으며, 디스크 표면 식각 방지를 위하여 200℃에서 진행하였다. 기존의 시간분할형 ALD 증착기술의 생산성 문제를 연속공정 기반의 공간분할 ALD 증착기술을 도입하여 높은 생산성을 가지면서고 종횡비(high aspect ratio) 패턴에 단차피복성(stepcoverage)이 우수한 막질을 얻을 수 있었다. 공간 분할형 원자층 증착은 Fig.
박막 증착과 메모리 반도체 gap-fill 공정에 적용 가능한 Inhibitor 개발에 관한 연구를 진행하였다. 디스크가 회전하는 공간 분할 PEALD 설비에 DPS 시스템을 개발하여 매 사이클 증착과 treatment가 동시 진행 가능하게 구현하였다. SiO₂ 증착 후 treatment구간 N₂가스 반응을 통하여 막내 N을 도핑하였으며 He 가스를 이용하여 도핑 농도를 조절할수 있음을 확인하였다.
N₂플라즈마의 활성종 특성을 향상 시키고자 He 가스를 첨가하였으며 단위막에서 N₂/He플라즈마 트리트먼트가 ALD SiO₂ 박막 성장 속도에 어느 정도 영향을 주는지 확인하기 위하여 N₂ 가스를 고정 후He의 유량을 증가해가며 사이클당 박막 성장 속도를 확인하였다. 매사이클당 N₂/He플라즈마 트리트먼트 nucleation사이클 효과 증가로 He 유량이 증가할수록 박막 성장속도가 저하됨이 확인 됐다. Fig.
N₂ 가스 고정 후 He 가스 유량 증가시 막내 N의 농도는 증가하는 트랜드를 나타내고 이러한 N₂/He의 ratio 특성을 이용하여 메모리 gapfill 공정에서의 막내 N 성분 조절이 가능하며 패턴 내부 특정 영역의 박막 성장 속도가 조절됨을 확인하였다. 메모리 집적도 향상에 따른 패턴의 고종횡비로 형성된 항아리 형상의 패턴 내부도 N₂/He의플라즈마 treatment 컨디션 조절로 gap-fill이 가능함을 확인하였다.

질의응답

핵심어	질문	논문에서 추출한 답변
	ALD는 어떻게 활용되는가?	앞으로 더욱 복잡하고 많은 회로를 더욱 작게 집적한 차세대 반도체 생산을 위하여 새로운 박막 재료의 개발과 제조 기술에 대한연구가 국․내외적으로 활발히 진행되고 있으며 반도체 공정에서 ALD(atomic layer deposition) 쓰임새가 늘고 있다[1]. 전자의 흐름을 제어하는 절연층 증착에 활용되기 시작한 이 기술은 최근 금속 배선 공정까지 적용 범위를 넓혔다. 단점인 처리량(throughput) 개선은 물론, 현재의 반도체 제조 공정을 완전히 뒤바꿀 수 있는 영역 선택적(area selective) ALD에 대한 연구개발도 한창이다[2-3].
	ALD의 최대 단점은?	기존 ALD 장비는 single/batch 및 공간 분할 타입으로 single/batch 타입의 경우 증착 균일도나 defect 측면에서는 우수하나 생산성 측면에서 공간 분할 타입의 장점이 커 최근 공간 분할 타입의 연구가 활발히 이루어지고 있다[5]. 높은 생산성을 가지는 공간 분할 ALD의 최대 단점은 원형 map 구현에 있다. 디스크 회전과 펌핑 포트의 영향성으로 공정 가스의 기류가 챔버 벽쪽으로 형성되어 증착 균일도가 고르지 못하다.
	플라즈마를 이용한 증착기술이 어떠한 장점으로 인해 전자 및 광학 소자제조에 널리 적용되고 있는가?	단점인 처리량(throughput) 개선은 물론, 현재의 반도체 제조 공정을 완전히 뒤바꿀 수 있는 영역 선택적(area selective) ALD에 대한 연구개발도 한창이다[2-3]. 특히 PEALD (plasma enhanced atomic layer deposition)를 이용한 박막의 증착 기술은 낮은 온도에서 박막을 형성할수 있다는 장점으로 인해 반도체 소자의 제조 공정에서 많이 사용되고 있다. 플라즈마를 이용한 증착기술은 이러한 장점으로 인하여 전자 및 광학 소자제조에 널리 적용되고 있으며 이와 함께 반도체 장비업계에서는 개발된 재료의 박막 처리를 할 수 있는 새로운 장비의 개발이나 기존 장비의 개조가 필요하게 되었다[4-5].

참고문헌 (20)

J.W. Lee, H.B. Kim, K.H. Choi, A Study on the Organic-Inorganic Multilayer Barrier Thin Films Using R2R Low-Temperature Atmospheric-Pressure Atomic Layer Deposition System, J. Korea Inst. Mat. Eng., 13 (2018) 51-58.
D. Bo. Semple, Katie L. Nardi, N. Draeger, Dennis M. Hau., Area-Selective Atomic Layer Deposition Assisted by Self-Assembled Monolayers: A Comparison of Cu, Co, W, and Ru, Chem. Mat., 31, 5 (2019) 1635-1645.

상세보기
Rizwan Khan. B. Shone, Byeong, G. Ko, J.K. Lee, H.S. Lee, J.Y. Park, Area-Selective Atomic Layer Deposition Using Si Precursors as Inhibitors, Chem. Mat., 30, 21 (2018) 7603-7610.

상세보기
J.B. Ko, H.I. Yeom, S.H. Park, Plasma-Enhanced Atomic Layer Deposition Processed $SiO_2$ Gate Insulating Layer for High Mobility Top-Gate Structured Oxide Thin-Film Transistors, IEEE, 37 (2016) 39-42.
Y.S. Lee, J.H. Han, J.S. Park, Joz. Park, Low temperature SiOx thin film deposited by plasma enhanced atomic layer deposition for thin film encapsulation applications, American. Vac. Soc., 35 (2017) 1116.
R. Sawyer, H.W. Nesbitt, R.A. Secco, High resolution X-ray Photoelectron Spectroscopy (XPS) study of $K_2O-SiO_2$ glasses: Evidence for three types of O and at least two types of Si, J. Non-Cry. Sol, 358 (2012) 290-302.
David S. Jensen, Supriya S. Kanyal, Nitesh Madaan, Silicon (100)/ $SiO_2$ by XPS. Surface Sci. Spec. 20, 36 (2013) 26-31.
D.T. Or, J. Collins, M. Chang, Directional $SiO_2$ etch using plasma pre-treatment and hightemperature etchant deposition, Appl. Mat. Inc., 14/466 (2016) 808-815.
J.H. Kim, E.Y. Oh, B.C. Ahn, D.G. Kim, Performance improvement of amorphous silicon thin-film transistors with $SiO_2$ gate insulator by $N_2$ plasma treatment. Appl. Phys. Lett., 64 (1994) 775-780.
T.K. Nam, H.H. Lee, T.J. Choi, S.G. Seo, C.M. Yoon, Low-temperature, high-growth-rate ALD of $SiO_2$ using aminodisilane precursor, Appl. Sur. Sci., 485, 15 (2019) 381-390.
F Koehler, D H Triyoso, I Hussain, S Mutas, H Bernhardt, Atomic Layer Deposition of SiN for spacer applications in high-end logic devices, Mat. Sci. and Eng., 41 (2012) 53-56.
T. Tanimura, C. Hsiao, K. Akiyama, Y. Hirota, J. Sato, T. Kaitsuka, Effect of Plasma Process for $SiO_2$ Film on Sidewall, IEEE, 28, 3 (2015) 278-282.
HY Yu, XC He, LQ Liu, JS Gu, XW Wei, Surface modification of polypropylene microporous membrane to improve its antifouling characteristics in an SMBR: $N_2$ plasma treatment, Water research, 41, 20 (2007) 4703-4709.

상세보기
Yao JK, Chen SM, Sun XW, Kwok HS, He plasma treatment of transparent conductive ZnO thin films, Appl. Sur. Sci., 355 (2015) 702-705.
M. A. Lieberman, A. J. Lichtenberg, Principles of Discharges and Materials Processing, Wiley, New York, 1994, 307.
W. Sinya, D.K. Domomi, Method of forming silicon nitride thin film, KR, 10-2019-0129024.
Longjuan, Z. Yinfang, Y. Jinling, L. Yan, Z. Wei, X. Jing, L. Yunfei, Y, Fuhua, Dependence of wet etch rate on deposition, annealing conditions and etchants for PECVD silicon nitride film, J. Semiconductors, 30, 9 (2009) 217-301.
Ro. Huszank, La. Csedreki, Zso. fia Kerte, Zso. fia., Determination of the density of silicon-nitride thin films by ion-beam analytical techniques (RBS, PIXE, STIM), J Radioanal Nucl Chem., 21 (2015) 118-123.
T. Tatsumi, S. Fukuda, S. Kadomura, Etch Rate Acceleration of $SiO_2$ during Wet Treatment after Gate Etching. Jap. J. Appl. Phys, 32, 12 (1993) 335-339.
Tien-Chun Yang and Krishna C. Saraswat, Effect of Physical Stress on the Degradation of Thin $SiO_2$ Films Under Electrical Stress. IEEE, 47, 4 (2000) 428.

표제어: PCR

동의어: Packet Collision Rate

용어 설명 출처 목록 (6)

용어 설명: PCR은 세균 특이성이 있는 primer를 이용하여 적은 수의 세균이 있을지라도 쉽게 검출할 수 있는 유용한 방법이며, 이를 이용하여 구강 내 치면세균막이나 타액에서 직접 세균을 검출할 수 있게 되었다[8].

내보내기 구분	파일저장 인쇄 메일전송
구성항목	기본정보 상세정보 관리번호, 논문명, 저널/프로시딩명, 저자 , 발행년, 권, 호, 시작페이지, 끝페이지, 발행기관 관리번호, 논문명, 대등논문명, 저자 , 저널/프로시딩명, 발행기관, 발행년, 발행언어, 권, 호, 시작페이지, 끝페이지, ISBN, ISSN, 주제분야, 키워드, 초록(한글), 초록(영문), 저자(소속기관)
저장형식	Text(ASCII format) Excel format RefWorks Direct Export RIS format (for Reference Manager, ProCite, EndNote), Scholar's Aids, Mendeley
메일정보	받는사람 (필수) @ 보내는사람 (선택) @ 제목 내용 KISTI 검색결과 이메일 서비스
안내	총 건의 자료가 검색되었습니다. 다운받으실 자료의 인덱스를 입력하세요. (1-10,000) 검색결과의 순서대로 최대 10,000건 까지 다운로드가 가능합니다. 데이타가 많을 경우 속도가 느려질 수 있습니다.(최대 2~3분 소요) 다운로드 파일은 UTF-8 형태로 저장됩니다. 파일의 내용이 제대로 보이지 않을실 때는 웹브라우저 상단의 보기 -> 인코딩 -> 자동선택 여부를 확인하십시오. ~ Text(ASCII format) Excel format

연합인증