[논문]IoT/에지 컴퓨팅에서 저전력 메모리 아키텍처의 개선 연구

조두산

doi:10.21289/ksic.2021.24.1.69

IoT/에지 컴퓨팅에서 저전력 메모리 아키텍처의 개선 연구
A Study on Improvement of Low-power Memory Architecture in IoT/edge Computing 원문보기

한국산업융합학회 논문집 = Journal of the Korean Society of Industry Convergence, v.24 no.1, 2021년, pp.69 - 77

Abstract ▼ AI-Helper

The widely used low-cost design methodology for IoT devices is very popular. In such a networked device, memory is composed of flash memory, SRAM, DRAM, etc., and because it processes a large amount of data, memory design is an important factor for system performance. Therefore, each device selects optimized design factors such as function, performance and cost according to market demand. The design of a memory architecture available for low-cost IoT devices is very limited with the configuration of SRAM, flash memory, and DRAM. In order to process as much data as possible in the same space, an architecture that supports parallel processing units is usually provided. Such parallel architecture is a design method that provides high performance at low cost. However, it needs precise software techniques for instruction and data mapping on the parallel architecture. This paper proposes an instruction/data mapping method to support optimized parallel processing performance. The proposed method optimizes system performance by actively using hardware and software parallelism.

주제어

표/그림 (7)

그림 Fig. 1 an example of the architecture
그림 Fig. 2 The target architecture and its graph
그림 Fig. 3 The building process of the load/store dependence graph
그림 Fig. 4 An example of load/store dependence graph
그림 Fig. 5 The proposed mapping technique
그림 Fig. 6 The mapping result
그림 Fig. 7 GSM example

AI 본문요약
AI-Helper

* AI 자동 식별 결과로 적합하지 않은 문장이 있을 수 있으니, 이용에 유의하시기 바랍니다.

문제 정의

본 논문에서는 병렬 프로세싱 유닛을 가진 다양한 프로세서 아키텍처에 대한 명령어/데이터 위치 최적화 문제를 해결하는 기법을 제안한다. 명령어/데이터 할당 문제를 그래프 노드 매핑 문제로 변환하여 기법을 제안하였다.
본 연구에서는 다양한 저전력 IoT 및 에지 컴퓨팅 플랫폼에서 최적의 코드 및 데이터 배치를 결정할 수 있는 기술을 제안하고 있다. 기존의 다양한 기법이 있었으나 다양한 플랫폼을 위한 최적의 솔루션을 제시할 수 있는 기술은 우리가 아는 선에서 없었기 때문에 본 기술의 기여가 중요하다.
최적화한다. 제안된 기술의 목표는 시스템에서 실행되는 프로그램의 실행 시간 및 전력 사용량을 개선하는 것이다. 이를 위해 본 연구에서는 이러한 명령어/데이터 매핑 문제를 간단한 그래프매핑 문제로 변형하여 정의한다.

제안 방법

각각의 시스템에서 성능 개선을 위하여 복수의 코어들을 그룹핑하고 각 그룹별로 메모리와 코어간 연결망을 구성한다. 타겟 응용에 맞게 그룹 사이즈, 연결망 복잡도가 정해지며 성능과 전력 소모량의 측면에서 적당한 크기의 온 칩 메모리가 포함된다.
로드/스토어 종속성 그래프를 기반으로 본 논문에서 제안된 기술은 여러 프로세싱 유닛에 명령어와 데이터를 효과적으로 배치하도록 프로그램 코드를 최적화한다. 제안된 기술의 목표는 시스템에서 실행되는 프로그램의 실행 시간 및 전력 사용량을 개선하는 것이다.
명령어/데이터 할당 문제를 그래프 노드 매핑 문제로 변환하여 기법을 제안하였다. 제안된 방법의 장점은 리소스 할당 문젱 해당하는 NP 문제를 매우 간단한 그래프 노드 매핑 문제로 정의하여 다양한 아키텍처 플랫폼에서 효율적인 결과를 얻을 수 있다는 것이다.
본 연구에서는 위에 정의된 아키텍처 그래프를 상대로 로드/스토어 그래프를 매핑시킴으로서 최적의 데이터 배치를 결정한다. 로드/스토어 명령어를 실행하는 프로세싱 유닛으로 데이터를 복사 전송하기 때문에 이러한 로드/스토어 명령어의 배치에 따라 데이터의 배치가 따라서 결정되는 결과를 얻을 수 있다.
이 연구는 아키텍처 그래프로 저전력 IoT 및 에지 컴퓨팅 플랫폼의 특성을 정형화하고, 이에 맞는 코드 및 데이터 배치를 결정하기 위해서 로드/스토어 그래프를 이용한다. 로드/스토어 그래프를 아키텍처 그래프에 매핑하여 최적의 데이터 배치를 결정할 수 있게 된다.
제안된 기술의 목표는 시스템에서 실행되는 프로그램의 실행 시간 및 전력 사용량을 개선하는 것이다. 이를 위해 본 연구에서는 이러한 명령어/데이터 매핑 문제를 간단한 그래프매핑 문제로 변형하여 정의한다.
제안된 기법은 전체 (exhaustive) 검색 기법을 이용하여 로드/스토어 의존성 그래프의 각 노드를 아키텍처 그래프에 할당하고 그 결과를 실행 시간 변수로 측정한 이후 다른 매핑 결과와 비교하여 최적의 매핑을 찾아내는 전체 검색을 진행합니다. 노드의 수가 증가할수록 검색 공간이 지수 증가하는 문제가 있으나 본 연구에서는 우선 전체 검색을 사용하고 향후 연구에서 이를 개선하도록 할 계획이다.
제안된 기법을 그림 7의 GSM (Global System for Mbile) 코드의 메인 루프에 매뉴얼하게 적용해 보자. 1, 2, 4, 6번 명령어가 로드이고, 9가스토어 명령어 그리고 나머지가 일반 연산 명령어이다.
제안된 알고리즘은 로드/스토어 그래프와 아키텍처 그래프를 입력으로 실행된다. 기본적으로 사용된 매핑알고리즘은 전체 검색공간을 탐색하는 전체 탐색 (exhaustive search)를 이용하고 있다.
처음 두 개의 로드 명령어는 변수 A, B를 만들고 순서대로 ADD, MULTIPLY, DIVIDE 명령어를 실행하여 최종 계산 결과를 스토어 명령어를 실행하여 저장한다. 그림 3의 두 번째 그래프에서 ADD 노드는 로드 A와 로드 B에 의존하여 실행되어 있다.
소프트웨어 파이프라이닝은 여러 프로세싱 유닛이 동시에 명령어를 실행할 수 있도록 명령어들 사이의 의존도를 분석하여 명령어를 배치하는 기술이다. 특히 병렬 형태의 하드웨어의 컴퓨팅 파워를 충분히 사용할 수 있도록 프로그램안의 명령어 병렬성을 극대화 할 수 있도록 소프트웨어 최적화를 적용한다. 소프트웨어 파이프라이닝은 상당히 일반화된 기술로 다양한 특화 플랫폼안에서 기술이 재설계 될 수 있는데, 메디컬 시스템 [17], 시스템설계 도구 [18], 저전력 플랫폼 [19], 컴파일러 플랫폼 [20], 멀티 뱅크 메모리 플랫폼 [21], 하이브리드 메모리 플랫폼 [22] 등의 연구에서 다양한 최적화를 시도하였다.

성능/효과

타겟 응용에 맞게 그룹 사이즈, 연결망 복잡도가 정해지며 성능과 전력 소모량의 측면에서 적당한 크기의 온 칩 메모리가 포함된다. 결과적으로 최종 설계된 시스템의 최종 성능은 코어, 연결망, 메모리를 효과적으로 사용 가능 하도록 고려하여 설계된 소프트웨어에 의하여 결정된다. 시스템 성능이 최적이 되기 위해서는 응용 코드를 분석하고, 코드에 내재된 명령어 레벨 병렬성, 데이터 레벨 병렬성을 극대화하기 위한 명령어/데이터 분할 및 할당, 스케쥴링이 이루어져야 한다.
따라서 해당 루프 코드에서 성능이 2배 개선될 수 있고, 루프코드가 전체 실행시간의 90%를 차지함을 감안한다면 전체 시스템 성능이 크게 개선될 수 있다.
스토어 노드는 변수 B 만저장하므로 에지는 로드 B 노드에만 연결된다. 제안된 기술은 이 로드/스토어 그래프를 사용하여 IoT 및 에지 컴퓨팅 시스템에서 명려어/데이터 배치를 보다 효과적으로 결정할 수 있다.
명령어/데이터 할당 문제를 그래프 노드 매핑 문제로 변환하여 기법을 제안하였다. 제안된 방법의 장점은 리소스 할당 문젱 해당하는 NP 문제를 매우 간단한 그래프 노드 매핑 문제로 정의하여 다양한 아키텍처 플랫폼에서 효율적인 결과를 얻을 수 있다는 것이다.
로드/스토어 그래프의 각 노드를 아키텍처 그래프에 하나씩 할당하고 모든 로드/스토어 그래프를 할당하였을 때 그 매핑 결과를 바탕으로 성능을 측정하여 저장한다. 제안된 알고리즘은 또 다른 매핑 결과의 성능 측정 결과와 이전 결과를 비교하여 더 나은 매핑 결과를 저장하는 과정을 더 이상 다른 매핑 결과가 없을 때까지 진행하여 최적의 성능을 제공하는 매핑을 최종 솔루션으로 제공한다. 이때 이전 성능 측정 결과를 PREV_BEST에 저장하고 현재의 측정 결과를 BEST_SOLUTION에 저장하여 비교한다.

후속연구

진행합니다. 노드의 수가 증가할수록 검색 공간이 지수 증가하는 문제가 있으나 본 연구에서는 우선 전체 검색을 사용하고 향후 연구에서 이를 개선하도록 할 계획이다.
이러한 기법을 드론의 메인 제어부 [24], 로봇의 메인 제어부 [25]에 적용한다면 배터리 효율 개선 뿐만 아니라 리얼타임 제약조건 개선 및 전체 시스템의 성능 개선을 달성할 수 있을 것으로 기대한다.
매핑 결과는 Result에 저장하여 사용한다. 전체 검색 공간 탐색 방식은 그래프의 노드의 수가 N 증가할 때 검색해야 할 공간의 크기가 N의 지수 크기 만큼 증가하기 때문에 그래프의 사이즈에 따라 검색시간이 오래 걸릴 수도 있으나 이 부분은 향후 연구로 남겨둔다.

참고문헌 (25)

M. Ionica and D. Gregg, : The Movidius Myriad Architecture's Potential for Scientific Computing. IEEE Micro. 35. 1-1, (2015)

상세보기
Huawei GPU Turbo Technology Research. [Online] Available: https://www.researchgate.net/publication/336890831_Huawei_GPU_Turbo_Technology_Research. (2019)
A Coarse Grain Reconfigurable Array (CGRA) for Statically Scheduled Data Flow Computing. [Online]. Available: https://wavecomp.ai/wpcontent/uploads/2018/12/WP_CGRA.pdf. (2018)
W. Lee, R. Barua, M. Frank, D. Srikrishna, J. Babb, V. Sarkar, and S. Amarasinghe : Space-time scheduling of instruction-level parallelism on a raw machine. SIGOPS Oper. Syst. Rev. 32, 5, 46-57 (1998)

상세보기
J. L. Lo and S. J. Eggers : Improving balanced scheduling with compiler optimizations that increase instruction-level parallelism. SIGPLAN Not. 30, 6, 151-162, (1995)

상세보기
N. P. Jouppi and D. W. Wall : Available instruction-level parallelism for superscalar and superpipelined machines. SIGARCH Comput. Archit. News 17, 2, 272-282, (1989)

상세보기
I. Sung, J. A. Stratton and W. W. Hwu : Data layout transformation exploiting memory-level parallelism in structured grid many-core applications. International Conference on Parallel Architectures and Compilation Techniques. 513-522. (2010)
M. E. Wolf and M. S. Lam : A data locality optimizing algorithm. In Proceedings of the ACM SIGPLAN conference on Programming language design and implementation, 30-44. (1991)
K. S. McKinley, S. Carr, and C.W. Tseng : Improving data locality with loop transformations. ACM Trans. Program. Lang. Syst. 18, 4, 424-453, (1996)

상세보기
E. Flamand, V. Bonnot, D. Rossi, F. Conti, I. Loi, A. Pullini, F. Rotenberg, L. Benini : GAP-8: A RISC-V SoC for AI at the Edge of the IoT. International Conference on Application-specific Systems, Architectures and Processors, pp. 1-4. (2018)
A. Pullini, D. Rossi, I. Loi, G. Tagliavini and L. Benini : Mr.Wolf: An Energy-Precision Scalable Parallel Ultra Low Power SoC for IoT Edge Processing. IEEE Journal of Solid-State Circuits, vol. 54, no. 7, pp. 1970-1981, (2019)

상세보기
Whitepaper, NVIDIA's Next Generation CUDA Compute Architecture: Fermi. [Online] https://www.nvidia.com/content/PDF/fermi_white_papers/NVIDIA_Fermi_Compute_Architecture_Whitepaper.pdf
D. Cho, S. Pasricha, I. Issenin, N. D. Dutt, M. Ahn and Y. Paek : Adaptive Scratch Pad Memory Management for Dynamic Behavior of Multimedia Applications. in IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems, vol. 28, no. 4, pp. 554-567, April (2009)

상세보기
Y. Kim, J. Lee, A. Shrivastava, J. W. Yoon, D. Cho and Y. Paek : High Throughput Data Mapping for Coarse-Grained Reconfigurable Architectures. in IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems, vol. 30, no. 11, pp. 1599-1609, Nov. (2011)

상세보기
B. Rau : Iterative modulo scheduling. HP Laboratories Technical Report, HPL94115, (1995)
D. Lavery and W. Hwu : Unrolling-Based Optimizations for Modulo Scheduling. Proceedings of the 28th annual international symposium on Microarchitecture, pp.327-337, (1995)
J. Cho, J. Lee, D. Cho : Efficient memory design for medical database. Basic & Clinical Pharmacology & Toxicology, 125, pp. 198, (2019)
J Cho, D Cho : Development of a Prototyping Tool for New Memory Subsystem. International Journal of Internet, Broadcasting and Communication, 11 (1), pp. 69-74, (2019)

원문보기 상세보기
D Cho : Technology of the next generation low power memory system. International Journal of Internet, Broadcasting and Communication, 10 (4), pp. 6-11, (2018)

원문보기 상세보기
J Cho, D. Cho, Y Kim : Study on LLVM application in Parallel Computing System. The Journal of the Convergence on Culture Technology (JCCT), 5 (1), pp. 395-399, (2019)

원문보기 상세보기
J Cho, JM Youn, D Cho : An Automatic Array Distribution Technique for Multi-Bank Memory of High Performance IoT Systems. World, 3 (1), pp. 15-20, (2019)
J Youn, D Cho : A spill data aware memory assignment technique for improving power consumption of multimedia memory systems. Multimedia Tools and Applications, 78 (5), pp. 5463-5478, (2019)

상세보기
Cho D., Ravi A., Uh GR., Paek Y. : Instruction Re-selection for Iterative Modulo Scheduling on High Performance Multi-issue DSPs. (2006)
Cho, D. : A Study on software performance acceleration for improving real time constraint of a VLIW type Drone FCC. Journal of the Korean Society of Industry Convergence, 20(1), 1-7. (2017)

원문보기 상세보기
Hyun-Seok Sim, Ho-Young Bae, Du-Beum Kim, Sung-Hyun Han. : A Study on Flexible Control and Design of Robot Hand Fingers with Eight Axes for Smart Factory. Journal of the Korean Society of Industry Convergence, 21(4), 183-189. (2018)

원문보기 상세보기

저자의 다른 논문 :

표제어: PCR

동의어: Packet Collision Rate

용어 설명 출처 목록 (6)

용어 설명: PCR은 세균 특이성이 있는 primer를 이용하여 적은 수의 세균이 있을지라도 쉽게 검출할 수 있는 유용한 방법이며, 이를 이용하여 구강 내 치면세균막이나 타액에서 직접 세균을 검출할 수 있게 되었다[8].

내보내기 구분	파일저장 인쇄 메일전송
구성항목	기본정보 상세정보 관리번호, 논문명, 저널/프로시딩명, 저자 , 발행년, 권, 호, 시작페이지, 끝페이지, 발행기관 관리번호, 논문명, 대등논문명, 저자 , 저널/프로시딩명, 발행기관, 발행년, 발행언어, 권, 호, 시작페이지, 끝페이지, ISBN, ISSN, 주제분야, 키워드, 초록(한글), 초록(영문), 저자(소속기관)
저장형식	Text(ASCII format) Excel format RefWorks Direct Export RIS format (for Reference Manager, ProCite, EndNote), Scholar's Aids, Mendeley
메일정보	받는사람 (필수) @ 보내는사람 (선택) @ 제목 내용 KISTI 검색결과 이메일 서비스
안내	총 건의 자료가 검색되었습니다. 다운받으실 자료의 인덱스를 입력하세요. (1-10,000) 검색결과의 순서대로 최대 10,000건 까지 다운로드가 가능합니다. 데이타가 많을 경우 속도가 느려질 수 있습니다.(최대 2~3분 소요) 다운로드 파일은 UTF-8 형태로 저장됩니다. 파일의 내용이 제대로 보이지 않을실 때는 웹브라우저 상단의 보기 -> 인코딩 -> 자동선택 여부를 확인하십시오. ~ Text(ASCII format) Excel format

연합인증