[논문]TMS320C6678을 적용한 소형 Radio Frequency 추적레이다용 고속 실시간 신호처리기 설계

김홍락; 현효영; 김윤진; 우선걸; 김광희

doi:10.7236/jiibc.2021.21.5.11

TMS320C6678을 적용한 소형 Radio Frequency 추적레이다용 고속 실시간 신호처리기 설계
Development of High-Speed Real-Time Signal Processing Unit for Small Radio Frequency Tracking Radar Using TMS320C6678 원문보기

The journal of the institute of internet, broadcasting and communication : JIIBC, v.21 no.5, 2021년, pp.11 - 18

김홍락 (LIG넥스원(주)) , 현효영 (LIG넥스원(주)) , 김윤진 (LIG넥스원(주)) , 우선걸 (LIG넥스원(주)) , 김광희 (국방과학연구소)

초록
AI-Helper

소형 Radio Frequency 추적레이다는 표적에 대하여 전천후 Radio Frequency 신호 처리를 통하여 표적을 식별하고 주요 표적에 대하여 표적을 탐색, 탐지하여 추적하는 Radio Frequency 센서를 보유한 추적시스템이다. 본 논문에서는 전천후 Radio Frequency를 이용하여 표적 정보를 획득하여 실시간 신호처리를 통하여 표적을 식별하기 위한 고속의 멀티코어 DSP인 TMS320C6678과 XILINX FPGA(Field Programmable Gate Array)가 탑재된 보드 개발의 내용을 설명한다. DSP, FPGA 선정과 신호처리를 위한 DSP-FPGA 결합 아키텍처에 대하여 제안하고 또한 고속의 데이터 전송을 위한 SRIO의 설계에 대하여 설명한다.

Abstract ▼ AI-Helper

The small radio frequency tracking radar is a tracking system with a radio frequency sensor that identifies a target through all-weather radio frequency signal processing for a target and searches, detects and tracks the target for the major target. In this paper, we describe the development of a board equipped with TMS320C6678 and XILINX FPGA (Field Programmable Gate Array), a high-speed multi-core DSP that acquires target information through all-weather radio frequency and identifies a target through real-time signal processing. We propose DSP-FPGA combination architecture for DSP and FPGA selection and signal processing, and also explain the design of SRIO for high-speed data transmission.

주제어

표/그림 (15)

그림 그림 1 TMS320C6678 구조 Fig. 1. TMS320C6678 structure
그림 그림 2. SRIO 계층 구조 Fig. 2. Layered SRIO Architecture
그림 그림 3. SRIO 용 Xilinx Endpoint IP 아키텍처 Fig. 3. Xilinx Endpoint IP Architecture for SRIO
표 표 1. DSP 비교표 Table 1. DSP Comparison table
그림 그림 4. 신호처리기 개념도 Fig. 4. Signal Processing Unit Concept
표 표 2. 신호처리기 주요 사양 Table 2. Signal Processing Unit Specification.
그림 그림 5. 수신신호입력부 Fig. 5. Receive signal input section
그림 그림 6. 신호처리기 블록도 Fig. 6. Signal Processing Unit Block Diagram
그림 그림 7. 부팅 구조 Fig. 7. Booting Structure
그림 그림 8. 하드웨어 형상 Fig. 8. Hardware Structure
그림 그림 9. 방열을 위한 케이스 형상 Fig. 9. Case structure for heat dissipation
그림 그림 10. 열해석 결과 Fig. 10. Thermal analysis result
그림 그림 11. 신호처리기 시험 구성 Fig. 11. Signal Processing Unit Test Configuration
그림 그림 12. 펄스압축 시험 Fig. 12. Pulse Compression Test
표 표 3. 선형성 오차 측정 결과 Table 3. Test result of linearity error

AI 본문요약
AI-Helper

문제 정의

본 논문에서는 두 개의 DSP와 단일 FPGA를 활용한 신호 처리기설계에 대하여 기술하며, DSP와 FPGA의 전용 고속 데이터 전송을 위한 SRIO 구현과 DSP에서 FPGA로의 각종 데이터 전송을 위한 PCIe 구현에 대하여 설명한다. 또한, 기존설계와의 비교분석 및 실시간 신호처리와 자체 검증을 통한 신호처리기 설계 결과를 제시한다.
TI사의 고성능 8 코어 DSP인 TMS320C6678은 고속컴퓨팅 성능과 고속 직렬 인터페이스인 SRIO, Hyperlink를 지원함으로, 다중 DSP 간 및 DSP-FPGA간의 데이터를 빠르게 주고받을 수가 있어 확장성이 용이하다. 본 논문에서는 두 개의 DSP와 단일 FPGA를 활용한 신호 처리기설계에 대하여 기술하며, DSP와 FPGA의 전용 고속 데이터 전송을 위한 SRIO 구현과 DSP에서 FPGA로의 각종 데이터 전송을 위한 PCIe 구현에 대하여 설명한다. 또한, 기존설계와의 비교분석 및 실시간 신호처리와 자체 검증을 통한 신호처리기 설계 결과를 제시한다.
본 논문에서는 추적레이다용 고속 실시간 신호처리기에 대한 설계 및 제작 후 시험 결과를 제시하였다. 연산량 분석을 통하여 1.

제안 방법

0GHz Core Clock을 가지는 TI 사의 TMS320C6678로 설계 제작 하였고, DDR3 메모리, Flash 메모리, DPRAM 및 FPGA 등의 부품을 선정하였다. FPGA는 DDC, 펄스압축 등의 기능 설계를 고려하여 XILINX 사의 Kintex Ultrascale로 선정하여 설계 제작하였다. 기존과 달리 멀티 코어 DSP를 선정, DDC, 펄스 압축 기능을 FPGA로 구현함으로서 단일 보드 형태로 신호처리기를 구현하였다.
PCIe는 2004년에 개발되어 높은 시스템 버스 대역폭, 적은 I/O 핀수, 적은 물리적 면적, 버스 장치들에게 더 뛰어난 확장성을 위하여 사용되고 있다. TMS320C6678 은 PCIe 포트가 2개 지원되고 있으며 본 논문에서는 FPGA와 고속의 데이터 통신에 사용하도록 설계하였다. FPGA에서는 별도의 PCIe 포트가 없으므로 IP를 이용하여 내부에 설계를 하였다.
FPGA는 DDC, 펄스압축 등의 기능 설계를 고려하여 XILINX 사의 Kintex Ultrascale로 선정하여 설계 제작하였다. 기존과 달리 멀티 코어 DSP를 선정, DDC, 펄스 압축 기능을 FPGA로 구현함으로서 단일 보드 형태로 신호처리기를 구현하였다. 또한 전용 시험 장비를 구성하여 성능시험을 통하여 결과를 확인하였다.
이때 아날로그 신호의 손실을 최소화하고 충분한 동적영역을 확보할 수 있도록 회로설계 및 ADC(아날로그 디지털 변환기)를 선정하여야 한다. 또한 레이더 신호 수신 회로부와 신호처리기가 사용하는 전원이 다르기 때문에 전위차에 의한 손실도 발생할 수 있으므로 수신신호 입력단 분리를 위하여 1:1 Transformer를 적용하였고 ADC의 RC 회로모델링을 통하여 임피던스 매칭 설계를 하였다. 그림 5 는 수신신호입력부의 회로도이며 입력되는 수신 신호의 주파수와 임피던스 매칭을 고려하여 저항값을 선정한다.
기존과 달리 멀티 코어 DSP를 선정, DDC, 펄스 압축 기능을 FPGA로 구현함으로서 단일 보드 형태로 신호처리기를 구현하였다. 또한 전용 시험 장비를 구성하여 성능시험을 통하여 결과를 확인하였다.
또한 사용자 설계가 엔드 포인트 장치의 상태를 조사 할 수 있도록 레지스터 관리자에 포트가 제공된다. 본 논문에서 제시하는 설계에서 SRIO는 레이더 신호처리에 필요한 고용량의 데이터를 FPGA에서 전처리한 후 DSP 로 빠르게 전송하는 역할을 수행하며, 4채널을 사용한다. 또한 DSP에서는 2진 바이트를 저장하는 순서인 엔디안을 최하위 비트부터 부호화되어 저장되는 리틀 엔디안이 기본적으로 제공된다.
본 논문의 설계에서 사용하는 DSP인 TMS320C6678 에서는 SRIO 인터페이스가 지원됨으로, XILINX FPGA 에서는 SRIO 관련 IP를 적용하여 별도 설계를 진행하였다. 그림 3은 Xilinx SRIO IP 구조를 나타내며, 자동 패킷 우선 순위 지정 및 대기열 지정을 수행하는 소스 코드로 버퍼 계층 참조 설계를 제공하고, SRIO 물리 계층 IP 는 링크 훈련 및 초기화, 검색 및 관리, 오류 및 재시도복구 메커니즘을 구현할 수 있다.
신호처리기 보드는 요구 사항에 맞추어서 별도로 설계 제작됨으로 기존 표준 사이즈의 Single Board Computer 보드와는 형상이 상이하며, 효율적인 방열이 수행될 수 있도록 케이스와 부품간의 밀접 접촉을 위한 다수의 체결 부위를 설정하였다.
본 논문에서는 추적레이다용 고속 실시간 신호처리기에 대한 설계 및 제작 후 시험 결과를 제시하였다. 연산량 분석을 통하여 1.0GHz Core Clock을 가지는 TI 사의 TMS320C6678로 설계 제작 하였고, DDR3 메모리, Flash 메모리, DPRAM 및 FPGA 등의 부품을 선정하였다. FPGA는 DDC, 펄스압축 등의 기능 설계를 고려하여 XILINX 사의 Kintex Ultrascale로 선정하여 설계 제작하였다.
신호처리기는 여러 해석을 거쳐서 Artwork을 수행한 후 PCB를 제작하였다. 특히 BGA 부품이 많으므로 SMT 이후에 납볼에 void가 생성되지 않도록 각 부품들의 데이터 시트에서 제공되는 SMT 온도와 시간에 대한 절차를 잘 준수하여 제작 하였다.

대상 데이터

TMS320C6678 DSP는 기존의 아날로그 디바이스 사의 ADSP-TS201S의 단종으로 대체 개발용으로 선정되었다. 표 1은 기존 DSP와의 비교를 보여주고 있다.
신호처리기의 주요 사양은 표 2와 같다. 앞선 설명으로부터 신호처리기 주요 사양에 맞는 DSP, FPGA 선정과 DDR3 메모리를 선정하였다. 신호처리기 설계는 모듈식으로 설계되어 두 개의 DSP와 하나의 FPGA로 구성된다.

참고문헌 (16)

Jin-Kyu Choi, Jun-Ho Yoon, "A Design of the High-Performance Signal Processor for a Small Tracking Radar", CICS 2012, pp191-192, Oct, 2012.
Doh Hyun Kim, Young Sung Lee,"Miniaturization of Signal Processor of Airborne Tracking Radar", The Korean Institute of Electrical Engineers Conference, pp114-117, Nov, 2002. http://www.dbpia.co.kr/Article/NODE01326985
Jin-Kyu Choi, Han-Chun Ryu, "A Development of the High-Performance Signal Processor for the Compact Millimeter Wave Radar", The Journal of The Institute of Internet, Broadcasting and Communication, Vol. 17, No. 6, pp.161-167, Dec.31, 2017. DOI: https://doi.org/10.7236/JIIBC.2017.17.6.161

원문보기 상세보기
Mahmoud Meribout, Mamoru Nakanishi and Takeshi Ogura, "Accurate and Real-time Image Processing on a New PC-compatible Board", 2002 Elsevier Science Ltd., Real-Time Imaging 8, 35-51 (2002) DOI: https://doi.org:10.1006/rtim.2001.0269

상세보기
Daniel L. Rosenband, "A Design Case Study: CPU vs. GPGPU vs. FPGA" 2009 IEEE
Suyoung Bae, Jong-Soo Seok, "Implementation of CPU/GPU based acceleration kernels on OpenVX Framework for image processing on Embedded H/W platform", Proceedings of Symposium of the Korean Institute of communications and Information Sciences , 2019.11, 349-350
Oliver Jakob Arndt, Daniel Becker, "Parallel Implementation of Real-Time Semi-Global Matching on Embedded Multi-Core Architectures", 978-1-4799-0103-6/130 ©2013 IEEE
Sourav Dutta, Dimitri Kagaris, "Hypervisor-Induced Negative Interference in Virtualized Multi-Core Platforms: The P4080 Case", 2017 IEEE 11th International Symposium on Embedded Multicore / Many-core Systems-on-Chip DOI: https://DOI.org/10.1109/MCSoC.2017.11
Dariusz Budzinski, Jerzy Kampa, "DETECTOR LOG VIDEO AMPLIFIER WITH 60 dB LOGGING FUNGE", 14th International Conference on Microwaves, Radar and Wireless Communications, May 2002. DOI: https://doi.org/10.1109/MIKON.2002.1017847
Lim Joong-Soo, Park Young Chul, "An Analysis of Operating Characteristics for Digital Pulse Comressor of Coherent Radar in Time Domain", 2006 Conference on Korea Academy Industrial Cooperation Society, pp397-400, May 2006.
Xinggan Zhang, Zhaoda Zhu, "A pulse compression processor implementation with DSP for airborne pulse Doppler radar", AIAA/IEEE Digital Avionics Systems Conference. 13th DASC, 30 Oct.-3 Nov. 1994. DOI: https://doi.org/10.1109/DASC.1994.369447
Jeong-Yeon Kim, "X-Band FMCW RADAR Signal Processing for small ship" Journal of the Korea Academia-Industrial cooperation Society(JKAIS), Vol. 10, No. 11, pp. 3121-3129, 2009

원문보기 상세보기
Sangsik Lee, "Development of Signal Process Software for Electromyograph(EMG)" The Journal of KIIECT, Vol. 2, No. 2, pp. 17-22, 2009.
Jongbok Lee, "Design and Simulation of ARM Processor using VHDL", The Journal of The Institute of Internet, Broadcasting and Communication(JIIBC), Vol. 18, No. 5, pp.229-235, Oct. 31, 2018. DOI: https://doi.org/10.7236/JIIBC.2018.18.5.229

원문보기 상세보기
J. Davidson, "FPGA Implementation of a Reconfigurable Microprocessor," IEEE Custom Integrated Circuits Conference, 1993, pp.3.2.1-3.2.4.
A.A. Morgan, M.E. Allam, M.A. Salama, and H.A.K Mansourm "Implementation of an ARM Compatible Processor Core for SOC Designs," 2005 International Conference on Information and Communication Technology, Dec. 2005.

저자의 다른 논문 :

표제어: PCR

동의어: Packet Collision Rate

용어 설명 출처 목록 (6)

용어 설명: PCR은 세균 특이성이 있는 primer를 이용하여 적은 수의 세균이 있을지라도 쉽게 검출할 수 있는 유용한 방법이며, 이를 이용하여 구강 내 치면세균막이나 타액에서 직접 세균을 검출할 수 있게 되었다[8].

내보내기 구분	파일저장 인쇄 메일전송
구성항목	기본정보 상세정보 관리번호, 논문명, 저널/프로시딩명, 저자 , 발행년, 권, 호, 시작페이지, 끝페이지, 발행기관 관리번호, 논문명, 대등논문명, 저자 , 저널/프로시딩명, 발행기관, 발행년, 발행언어, 권, 호, 시작페이지, 끝페이지, ISBN, ISSN, 주제분야, 키워드, 초록(한글), 초록(영문), 저자(소속기관)
저장형식	Text(ASCII format) Excel format RefWorks Direct Export RIS format (for Reference Manager, ProCite, EndNote), Scholar's Aids, Mendeley
메일정보	받는사람 (필수) @ 보내는사람 (선택) @ 제목 내용 KISTI 검색결과 이메일 서비스
안내	총 건의 자료가 검색되었습니다. 다운받으실 자료의 인덱스를 입력하세요. (1-10,000) 검색결과의 순서대로 최대 10,000건 까지 다운로드가 가능합니다. 데이타가 많을 경우 속도가 느려질 수 있습니다.(최대 2~3분 소요) 다운로드 파일은 UTF-8 형태로 저장됩니다. 파일의 내용이 제대로 보이지 않을실 때는 웹브라우저 상단의 보기 -> 인코딩 -> 자동선택 여부를 확인하십시오. ~ Text(ASCII format) Excel format

연합인증