$\require{mediawiki-texvc}$

연합인증

연합인증 가입 기관의 연구자들은 소속기관의 인증정보(ID와 암호)를 이용해 다른 대학, 연구기관, 서비스 공급자의 다양한 온라인 자원과 연구 데이터를 이용할 수 있습니다.

이는 여행자가 자국에서 발행 받은 여권으로 세계 각국을 자유롭게 여행할 수 있는 것과 같습니다.

연합인증으로 이용이 가능한 서비스는 NTIS, DataON, Edison, Kafe, Webinar 등이 있습니다.

한번의 인증절차만으로 연합인증 가입 서비스에 추가 로그인 없이 이용이 가능합니다.

다만, 연합인증을 위해서는 최초 1회만 인증 절차가 필요합니다. (회원이 아닐 경우 회원 가입이 필요합니다.)

연합인증 절차는 다음과 같습니다.

최초이용시에는
ScienceON에 로그인 → 연합인증 서비스 접속 → 로그인 (본인 확인 또는 회원가입) → 서비스 이용

그 이후에는
ScienceON 로그인 → 연합인증 서비스 접속 → 서비스 이용

연합인증을 활용하시면 KISTI가 제공하는 다양한 서비스를 편리하게 이용하실 수 있습니다.

터널링 전계효과 트랜지스터로 구성된 3차원 적층형 집적회로에 대한 연구
Study of monolithic 3D integrated-circuit consisting of tunneling field-effect transistors 원문보기

한국정보통신학회논문지 = Journal of the Korea Institute of Information and Communication Engineering, v.26 no.5, 2022년, pp.682 - 687  

유윤섭 (ICT&Robotics Eng. and IITC, Hankyong National University)

초록
AI-Helper 아이콘AI-Helper

터널링 전계효과 트랜지스터(tunneling field-effect transistor; TFET)로 적층된 3차원 적층형 집적회로(monolithic 3D integrated-circuit; M3DIC)에 대한 연구 결과를 소개한다. TFET는 MOSFET(metal-oxide-semiconductor field-effect transistor)와 달리 소스와 드레인이 비대칭 구조이므로 대칭구조인 MOSFET의 레이아웃과 다르게 설계된다. 비대칭 구조로 인해서 다양한 인버터 구조 및 레이아웃이 가능하고, 그 중에서 최소 금속선 레이어를 가지는 단순한 인버터 구조를 제안한다. 비대칭 구조의 TFET를 순차적으로 적층한 논리 게이트인 NAND 게이트, NOR 게이트 등의 M3DIC의 구조와 레이아웃을 제안된 인버터 구조를 바탕으로 제안한다. 소자와 회로 시뮬레이터를 이용해서 제안된 M3D 논리게이트의 전압전달특성 결과를 조사하고 각 논리 게이트의 동작을 검증한다. M3D 논리 게이트 별 셀 면적은 2차원 평면의 논리게이트에 비해서 약 50% 감소된다.

Abstract AI-Helper 아이콘AI-Helper

In this paper, the research results on monolithic three-dimensional integrated-circuit (M3DICs) stacked with tunneling field effect transistors (TFETs) are introduced. Unlike metal-oxide-semiconductor field-effect transistors (MOSFETs), TFETs are designed differently from the layout of symmetrical M...

주제어

표/그림 (7)

참고문헌 (9)

  1. International Roadmap for Devices and Systems (IRDSTM) 2021 Edition [Internet]. Available: https://irds.ieee.org/editions/2021/more-moore. 

  2. P. G. Emma and E. Kursun, "Is 3D chip technology the next growth engine for performance improvement?," IBM J. Res. Develop., vol. 52, no. 6, pp. 541-552, Nov. 2008. 

  3. D. K. Nayak, S. Banna, S. K. Samal and S. K. Lim, "Power, performance, and cost comparisons of monolithic 3D ICs and TSV-based 3D ICs," in Proceeding of 2015 IEEE SOI-3D-Subthreshold Microelectronics Technology Unified Conference (S3S), Rohnert Park; CA, pp. 1-2, 2015. DOI: 10.1109/S3S.2015.7333538. 

  4. P. S. Kanhaiya, Y. Stein, W. Lu, J. A. del Alamo, and M. M. Shulaker, "X3D: Heterogeneous Monolithic 3D Integration of "X" (Arbitrary) Nanowires: Silicon, III-V, and Carbon Nanotubes," IEEE Transactions on Nanotechnology, vol. 18, pp. 270-273, Mar. 2019. DOI: 10.1109/TNANO.2019. 2902114. 

  5. W. Cheng, R. Liang, G. Xu, G. Yu, S. Zhang, H. Yin, C. Zhao, T. -L. Ren, and J. Xu, "Fabrication and Characterization of a Novel Si Line Tunneling TFET With High Drive Current," IEEE Journal of the Electron Devices Society, vol. 8, pp. 336-340, Mar. 2020. DOI: 10.1109/JEDS. 2020.2981974. 

  6. J. H. Kim, S. Kim, and B. -G. Park, "Double-Gate TFET With Vertical Channel Sandwiched by Lightly Doped Si," IEEE Transactions on Electron Devices, vol. 66, no. 4, pp. 1656-1661, Apr. 2019. DOI: 10.1109/TED.2019.2899206. 

  7. S. Strangio, F. Settino, P. Palestri, M. Lanuzza, F. Crupi, D. Esseni, L. Selmi, "Digital and analog TFET circuits: Design and benchmark," Solid-State Electronics, vol. 146, pp. 50-65, Aug. 2018. DOI:10.1016/j.sse.2018.05.003. 

  8. Y. S. Yu and F. Najam, "Compact capacitance model of L-shape tunnel field-effect transistor for circuit simulation," Journal of information and communication convergence engineering, vol. 19, no. 4, pp. 263-268, Dec. 2021. DOI: 10.6109/jicce.2021.19.4.263. 

  9. Silvaco Int. ATLAS ver. 5. 30. 0. R Manual; Silvaco Int.: Santa Clara, CA, USA, 2020. 

저자의 다른 논문 :

섹션별 컨텐츠 바로가기

AI-Helper ※ AI-Helper는 오픈소스 모델을 사용합니다.

AI-Helper 아이콘
AI-Helper
안녕하세요, AI-Helper입니다. 좌측 "선택된 텍스트"에서 텍스트를 선택하여 요약, 번역, 용어설명을 실행하세요.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.

선택된 텍스트

맨위로