[논문]센서 시스템을 위한 저전력 시그마-델타 ADC

신승우; 권기백; 박상순; 최중호

doi:10.7471/ikeee.2022.26.2.299

센서 시스템을 위한 저전력 시그마-델타 ADC
Low-Power Sigma-Delta ADC for Sensor System 원문보기

전기전자학회논문지 = Journal of IKEEE, v.26 no.2, 2022년, pp.299 - 305

신승우 (Dept. of Electrical and Computer Engineering, University of Seoul) , 권기백 (Dept. of Electrical and Computer Engineering, University of Seoul) , 박상순 (Dept. of Electrical and Computer Engineering, University of Seoul) , 최중호 (Dept. of Electrical and Computer Engineering, University of Seoul)

초록
AI-Helper

다양한 물리적 신호를 디지털 신호 영역에서 처리하기 위해서 센서의 출력을 디지털로 변환하는 아날로그-디지털 변환기 (ADC)는 시스템 구성에 있어 매우 중요한 구성 블록이다. 센서 신호 처리를 위한 아날로그 회로의 역할을 디지털로 변환하는 추세에 따라 이러한 ADC의 해상도는 높아지는 추세이다. 또한 ADC는 모바일 기기의 배터리 효율 증대를 위해서 저전력 성능이 요구된다. 기존 integrating 시그마-델타 ADC의 경우 고해상도를 가지는 특징이 있지만, 저전압 조건과 미세화 공정으로 인해 적분기의 연산증폭기 이득 오차가 증가해 정확도가 낮아지게 된다. 이득 오차를 최소화하기 위해 버퍼 보상 기법을 적용할 수 있지만 버퍼의 전류가 추가된다는 단점이 있다. 본 논문에서는 이와 같은 단점을 보완하고자 버퍼를 스위칭하며 전류를 최소화시키고, 하이패스 바이어스 회로를 통해 settling time을 향상시켜 기존과 동일한 해상도를 갖는 ADC를 설계하였다.

Abstract ▼ AI-Helper

Analog-digital converter (ADC) should be one of the most important blocks that convert various physical signals to digital ones for signal processing in the digital signal domain. As most operations of the analog circuit for sensor signal processing have been replaced by digital circuits, high-resolution performance is required for ADC. In addition, low-power must be the critical issue in order to extend the battery time of mobile system. The existing integrating sigma-delta ADCs has a characteristic of high resolution, but due to its low supply voltage condition and advanced technology, circuit error and corresponding resolution degradation of ADC result from the finite gain of the operational amplifier in the integrator. Buffer compensation technique can be applied to minimize gain errors, but there is a disadvantage of additional power dissipation due to the added buffer. In this paper, incremental signal-delta ADC is proposed with buffer switching scheme to minimize current and igh-pass bias circuit to improve the settling time.

주제어

표/그림 (15)

그림 Fig. 1. Block diagrma of the sensor-actuator system. 그림 1. 센서-엑튜에이터 시스템의 블록 다이어그램
그림 Fig. 2. CIFF structure 2nd-order sigma-delta modulatior. 그림 2. CIFF 구조 2차 시그마-델타 모듈레이터
그림 Fig. 3. Block diagram of the conventional integrating sigma-delta ADC. 그림 3. 일반적인 integrating 시그마-델타 ADC 블록도
그림 Fig. 4. Quantization noise PSD of L^th-order sigma-delta modulator [2]. 그림 4. 차수 L에 따른 양자화 잡음 PSD[2]
그림 Fig. 5. Schematic of switched-capacitor integrator of sigma-delta modulator. 그림 5. 시그마-델타 모듈레이터의 스위치드-커패시터 적분기 회로
그림 Fig. 6. Schematic of switched-capacitor integrator with buffer compensation [5]. 그림 6. 버퍼 보상법이 적용된 스위치드-커패시터 적분기 회로[5]
그림 Fig. 7. Schematic of switched-capacitor integrator with switching buffer compensation [6]. 그림 7. 스위칭 버퍼 보상법이 적용된 스위치드-커패시터 적분기[6]
그림 Fig. 8. Schematic of switching buffer with high-pass bias. 그림 8. 하이패스 바이어스를 포함한 스위칭 버퍼 회로
그림 Fig. 9. Integrator output waveform according to buffer. 그림 9. 버퍼에 따른 적분기 출력 파형
그림 Fig. 10. Schematic of the proposed 2^nd-order sigma-delta ADC. 그림 10. 제안하는 2차 시그마 델타 ADC회로
그림 Fig. 11. Simulation result of proposed ADC. 그림 11. 제안하는 ADC의 시뮬레이션 결과
그림 Fig. 12. Layout of the proposed ADC. 그림 12. 제안하는 ADC의 레이아웃
그림 Fig. 13. Measurement result. 그림 13. 측정 결과
표 Table 1. Comparison of ADC simulation results. 표 1. ADC 시뮬레이션 결과 비교
표 Table 2. Comparison with other work. 표 2. 다른 논문 연구결과와 비교

참고문헌 (11)

J. Silva, U. Moon, J. Steensgaard and G. C. Temes, "Wideband low distortion delta sigma ADC topology," Electronics Letters, vol.37, no.12, pp.737-738, 2001. DOI: 10.1049/el:20010542

상세보기
Jos'e M. de la Rosa and Roc'io del R'io, "Press, CMOS Sigma-Delta Converters: Practical Design Guide," Wiley-IEEE Press, 2013.
Youngho Jung, "Derivation of design equations for various incremental delta sigma analog to digital converters," Journal of the Korea Institute of Information and Communication Engineering, Vol.25, No.11, pp.1619-1626, 2021. DOI: 10.6109/jkiice.2021.25.11.1619

원문보기 상세보기
Baschirotto, A. and Chironi, V. and Cocciolo, G. and D'Amico, S. and De Matteis, M. and Delizia, P. "Low Power Analog Design in Scaled Technologies", Topical Workshop on Electronics for Particle Physics, 2009, pp.103-109.
Chulkyu Park, "High-Accuracy Analog Front-End Compensation Technique for Mobile Sensor Applications," Ph.D. dissertation, University of Seoul, Seoul, Korea, 2018.
Jeong Tae-kyung, "Low-Power Integrating Sigma-Delta ADC for instrumentation Applications", Master thesis, University of Seoul, Seoul, Korea, 2020.
P. M. Figueiredo and J. C. Vital, 2004, "Low kickback noise techniques for CMOS latched comparators," IEEE International Symposium on Circuits and Systems (ISCAS), pp.I-537-540, 2004. DOI: 10.1109/ISCAS.2004.1328250
Y. M. Chi and G. Cauwenberghs, "Micropower integrated bioamplifier and auto-ranging ADC for wireless and implantable medical instrumentation," 2010 Proceedings of ESSCIRC, pp.334-337, 2010. DOI: 10.1109/ESSCIRC.2010.5619711
J. Garcia, S. Rodriguez and A. Rusu, "A Low-Power CT Incremental 3rd Order Sigma Delta ADC for Biosensor Applications," in IEEE Transactions on Circuits and Systems I: Regular Papers, vol.60, no.1, pp.25-36, 2012. DOI: 10.1109/TCSI.2012.2215753

상세보기
W. Yu, M. Aslan and G. C. Temes, "82 dB SNDR 20-channel incremental ADC with optimal decimation filter and digital correction," IEEE Custom Integrated Circuits Conference 2010, 2010. DOI: 10.1109/CICC.2010.5617596
S. Tao and A. Rusu, "A Power-Efficient Continuous-Time Incremental Sigma-Delta ADC for Neural Recording Systems," in IEEE Transactions on Circuits and Systems I: Regular Papers, vol.62, no.6, pp.1489-1498, 2015. DOI: 10.1109/TCSI.2015.2418892

상세보기

내보내기 구분	파일저장 인쇄 메일전송
구성항목	기본정보 상세정보 관리번호, 논문명, 저널/프로시딩명, 저자 , 발행년, 권, 호, 시작페이지, 끝페이지, 발행기관 관리번호, 논문명, 대등논문명, 저자 , 저널/프로시딩명, 발행기관, 발행년, 발행언어, 권, 호, 시작페이지, 끝페이지, ISBN, ISSN, 주제분야, 키워드, 초록(한글), 초록(영문), 저자(소속기관)
저장형식	Text(ASCII format) Excel format RefWorks Direct Export RIS format (for Reference Manager, ProCite, EndNote), Scholar's Aids, Mendeley
메일정보	받는사람 (필수) @ 보내는사람 (선택) @ 제목 내용 KISTI 검색결과 이메일 서비스
안내	총 건의 자료가 검색되었습니다. 다운받으실 자료의 인덱스를 입력하세요. (1-10,000) 검색결과의 순서대로 최대 10,000건 까지 다운로드가 가능합니다. 데이타가 많을 경우 속도가 느려질 수 있습니다.(최대 2~3분 소요) 다운로드 파일은 UTF-8 형태로 저장됩니다. 파일의 내용이 제대로 보이지 않을실 때는 웹브라우저 상단의 보기 -> 인코딩 -> 자동선택 여부를 확인하십시오. ~ Text(ASCII format) Excel format

연합인증