[논문]저전력 오디오 응용을 위한 Class-C 인버터 사용 단일 비트 3차 피드포워드 델타 시그마 모듈레이터

황준섭; 천지민

doi:10.17661/jkiiect.2022.15.5.335

[국내논문] 저전력 오디오 응용을 위한 Class-C 인버터 사용 단일 비트 3차 피드포워드 델타 시그마 모듈레이터
A Single-Bit 3rd-Order Feedforward Delta Sigma Modulator Using Class-C Inverters for Low Power Audio Applications 원문보기

한국정보전자통신기술학회논문지 = Journal of Korea institute of information, electronics, and communication technology, v.15 no.5, 2022년, pp.335 - 342

황준섭 (Qualitas Semiconductor) , 천지민 (School of Electronic Engineering, Kumoh National Institute of Technology)

초록
AI-Helper

본 논문에서는 오디오 애플리케이션을 위한 단일 비트 3차 피드포워드 델타 시그마 변조기를 제안한다. 제안된 변조기는 저전압 및 저전력 애플리케이션을 위한 클래스-C 인버터를 기반으로 한다. 고정밀 요구 사항을 위해 레귤레이티드 캐스코드 구조의 클래스-C 인버터는 DC 이득을 증가시키고 저전압 서브쓰레스홀드 증폭기 역할을 한다. 제안된 클래스-C 인버터 기반 변조기는 180nm CMOS 공정으로 설계 및 시뮬레이션되었다. 성능 손실이 없으면서 낮은 공급 전압 호환성을 가지도록 제안된 클래스-C 인버터 기반 스위치드 커패시터 변조기는 높은 전력 효율을 달성하였다. 본 설계는 20kHz의 신호 대역폭 및 4MHz의 샘플링 주파수에서 동작시켜 93.9dB의 SNDR, 108dB의 SNR, 102dB의 SFDR 및 102dB의 DR를 달성하면서 0.8V 전원 전압에서 280μW의 전력 소비만 사용한다.

Abstract ▼ AI-Helper

In this paper, a single-bit 3rd-order feedforward delta sigma modulator is proposed for audio applications. The proposed modulator is based on a class-C inverter for low voltage and power applications. For the high-precision requirement, the class-C inverter with regulated cascode structure increases its DC gain and acts as a low-voltage subthreshold amplifier. The proposed Class-C inverter-based modulator is designed and simulated in 180-nm CMOS process. With no performance loss and a low supply voltage compatibility, the proposed class-C inverter-based switched-capacitor modulator achieves high power efficiency. This design achieves an signal-to-noise-and-distortion ratio (SNDR) of 93.9 dB, an signal-to-noise ratio (SNR) of 108 dB, an spurious-free dynamic range (SFDR) of 102 dB, and a dynamic range (DR) of 102 dB at a signal bandwidth of 20 kHz and a sampling frequency of 4 MHz, while only using 280 μW of power consumption from a 0.8-V power supply.

주제어

표/그림 (9)

그림 Fig. 1. Inverter-based SC integrator (a) single -ended (b) pseudo-differential [5]
그림 Fig. 2. Block diagram of the proposed single-bit 3rd-order feedforward delta sigma modulator
그림 Fig. 3. Output spectrum obtained by MATLAB behavioral simulation
그림 Fig. 4. Histograms of the outputs of the first, second, and third integrators
표 Table 1. Coefficients of the loop in the proposed delta sigma modulator
그림 Fig. 5. Circuit diagram of the proposed single-bit 3rd-order feedforward delta sigma modulator
그림 Fig. 6. Output spectrum obtained by HSPICE simulation
그림 Fig. 7. simulated SNDR versus the amplitude of the input signal
표 Table 2. Modulator performance summary and comparison

참고문헌 (13)

J. M. de la Rosa, R. Schreier, K. P. Pun, and S. Pavan, "Next-Generation Delta-Sigma Converters: Trends and Perspectives," IEEE J. Emerging and Selected Topics in Circuits and Systems, vol. 5, no. 4, pp. 484-499, Dec. 2015.
L. Yao, M. S. J. Steyaert, and W. Sansen, "A 1-V 140-㎼ 88-dB audio sigma-delta modulator in 90-nm CMOS," IEEE J. Solid-State Circuits, vol. 39, no. 11, pp. 1809-1818, Nov. 2004.
J. Goes, B. Vaz, R. Monteiro, and N. Paulino, "A 0.9-V ΔΣ modulator with 80 dB SNDR and 83 dB DR using a single-phase technique," Proc. IEEE Int. Solid-State Circuits Conf., pp. 74-75, Feb. 2006.
P. Y. Wu, V. S.-L. Cheung, and H. C. Luong, "A 1-V 100-MS/s 8-bit CMOS switched-opamp pipelined ADC using loading-free architecture," IEEE J. Solid-State Circuits, vol. 42, no. 4, pp. 730-738, Apr. 2007.

상세보기
Y. Chae and G. Han, "Low Voltage, Low Power, Inverter-Based Switched-Capacitor Delta-Sigma Modulator," IEEE J. Solid-State Circuits, vol. 44, no. 2, pp. 458-472, Feb. 2009.

상세보기
B. Gonen, F. Sebastiano, R. V. Veldhoven, and K. A. A. Makinwa, "A 1.65mW 0.16mm2 Dynamic Zoom-ADC with 107.5dB DR in 20kHz BW," Proc IEEE Int. Solid-State Circuits Conf., pp. 282-284, Feb. 2016.
S. Lee, W. Jo, S. Song, and Y. Chae, "A 300-㎼ Audio ΔΣ Modulator With 100.5-dB DR Using Dynamic Bias Inverter," IEEE Trans. Circuits and Systems I: Regular Papers, vol. 63, no. 11, pp. 1866-1875, Nov. 2016.
J. Hwang, "A Low Power 3rd Order Class-C Inverter-Based Delta-Sigma Modulator for Audio Applications," Master Thesis, Kumoh National Institute of Technology, 2022.
C. C. Enz and G. C. Temes, "Circuit techniques for reducing the effects of op-amp imperfections: autozeroing, correlated double sampling, and chopper stabilization," Pro. the IEEE, vol. 84, no. 11, pp. 1584-1614, Nov. 1996.
K. Nam, S.-M. Lee, D. K. Su, and B. A. Wooley, "A Low-Voltage Low-Power Sigma-Delta Modulator for Broadband Analog-to-Digital Conversion," IEEE J. Solid-State Circuits, vol. 40, no. 9, pp.1855-1864, Sep. 2005.

상세보기
J. M. de la Rosa, R. del Rio, CMOS Sigma-Delta Converters: Practical Design Guide, NJ, Hoboken:Wiley-IEEE Press, 2013.
K. C. Chao, S. Nadeem, W. L. Lee, and C. G. Sodini, "A higher order topology for interpolative modulators for oversampling A/D converters," IEEE Trans. Circuits and Systems, vol. 37, no. 3, pp. :309-318, Mar. 1990.
H. Luo, Y. Han, R. C.C. Cheung, X. Liu, and T. Cao, "A 0.8-V 230-㎼ 98-dB DR Inverter-Based ΣΔ Modulator for Audio Applications," IEEE J. Solid-State Circuits, vol. 48, no. 10, pp. 2430-2441, Oct. 2013.

내보내기 구분	파일저장 인쇄 메일전송
구성항목	기본정보 상세정보 관리번호, 논문명, 저널/프로시딩명, 저자 , 발행년, 권, 호, 시작페이지, 끝페이지, 발행기관 관리번호, 논문명, 대등논문명, 저자 , 저널/프로시딩명, 발행기관, 발행년, 발행언어, 권, 호, 시작페이지, 끝페이지, ISBN, ISSN, 주제분야, 키워드, 초록(한글), 초록(영문), 저자(소속기관)
저장형식	Text(ASCII format) Excel format RefWorks Direct Export RIS format (for Reference Manager, ProCite, EndNote), Scholar's Aids, Mendeley
메일정보	받는사람 (필수) @ 보내는사람 (선택) @ 제목 내용 KISTI 검색결과 이메일 서비스
안내	총 건의 자료가 검색되었습니다. 다운받으실 자료의 인덱스를 입력하세요. (1-10,000) 검색결과의 순서대로 최대 10,000건 까지 다운로드가 가능합니다. 데이타가 많을 경우 속도가 느려질 수 있습니다.(최대 2~3분 소요) 다운로드 파일은 UTF-8 형태로 저장됩니다. 파일의 내용이 제대로 보이지 않을실 때는 웹브라우저 상단의 보기 -> 인코딩 -> 자동선택 여부를 확인하십시오. ~ Text(ASCII format) Excel format

연합인증