최소 단어 이상 선택하여야 합니다.
최대 10 단어까지만 선택 가능합니다.
다음과 같은 기능을 한번의 로그인으로 사용 할 수 있습니다.
NTIS 바로가기IEEE transactions on electron devices, v.40 no.12, 1993년, pp.2326 - 2329
Suzuki, K. (Fujitsu Labs. Ltd., Atsugi, Japan) , Tanaka, T. , Tosaka, Y. , Horie, H. , Arimoto, Y.
A scaling theory for double-gate SOI MOSFETs, which gives guidance for device design (silicon thickness tsi; gate oxide thickness tox) that maintains a subthreshold factor for a given gate length is discussed. According to the theory, a device can be designed with a gate length of less than 0.1 mu m while maintaining the ideal subthreshold factor. This is verified numerically with a two-dimensional device simulator.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.