$\require{mediawiki-texvc}$

연합인증

연합인증 가입 기관의 연구자들은 소속기관의 인증정보(ID와 암호)를 이용해 다른 대학, 연구기관, 서비스 공급자의 다양한 온라인 자원과 연구 데이터를 이용할 수 있습니다.

이는 여행자가 자국에서 발행 받은 여권으로 세계 각국을 자유롭게 여행할 수 있는 것과 같습니다.

연합인증으로 이용이 가능한 서비스는 NTIS, DataON, Edison, Kafe, Webinar 등이 있습니다.

한번의 인증절차만으로 연합인증 가입 서비스에 추가 로그인 없이 이용이 가능합니다.

다만, 연합인증을 위해서는 최초 1회만 인증 절차가 필요합니다. (회원이 아닐 경우 회원 가입이 필요합니다.)

연합인증 절차는 다음과 같습니다.

최초이용시에는
ScienceON에 로그인 → 연합인증 서비스 접속 → 로그인 (본인 확인 또는 회원가입) → 서비스 이용

그 이후에는
ScienceON 로그인 → 연합인증 서비스 접속 → 서비스 이용

연합인증을 활용하시면 KISTI가 제공하는 다양한 서비스를 편리하게 이용하실 수 있습니다.

Enhanced systolic array implementations of some graph problems

Microprocessing and microprogramming, v.40 no.7, 1994년, pp.499 - 520  

Sarkar, S. (Computer Science & Engineering Dept., Indian Institute of Technology, 721 302,, Kharagpur, India) ,  Majumdar, A.K. ,  Sen, R.K.

Abstract AI-Helper 아이콘AI-Helper

The Instruction Systolic Array (ISA) and the Tagged Systolic Array (TSA) are enhanced systolic architectures which have been used to implement some graph theoretic algorithms in this paper. Designs for testing a graph for connectedness, finding all paths from vertices to the root of a spanning tree,...

주제어

참고문헌 (32)

  1. Aho 1974 The Design and Analysis of Computer Algorithms 

  2. Akl 1989 The Design and Analysis of Parallel Algorithms 

  3. J. ACM Atallah 31 3 649 1984 10.1145/828.322449 Graph problems on a mesh-connected processor array 

  4. IRISA research report Benaini 1989 Synthesis of a new systolic architecture for algebraic path problem 

  5. Chin 170 1981 Proc. Int. Conf. on Parallel Processing Optimal parallel algorithms for the connected component problem 

  6. Commun. ACM Chin 25 659 1982 10.1145/358628.358650 Efficient parallel algorithms for some graph problems 

  7. Deo 1987 Graph Theory 

  8. Doshi 848 1987 Proc. Int. Conf. on Parallel Processing Determining biconnectivity on a systolic array 

  9. Guibas 509 1979 Proc. Caltech Conf. on VLSI Direct VLSI implementation of combinatorial algorithms 

  10. Commun. ACM Hirschberg 22 461 1979 10.1145/359138.359141 Computing connected components on parallel computers 

  11. Hughey 41 1988 Proc. Int. Conf. on Systolic Arrays Architecture of a programmable systolic array 

  12. Jones 137 191 1990 High-throughout, reduced hardware systolic solution to prime factor discrete Fourier transform algorithm 

  13. Kung 1980 Introduction to VLSI Systems Algorithms for VLSI processor arrays 

  14. Computer Kung 15 1 37 1980 10.1109/MC.1982.1653825 Why systolic architectures? 

  15. IEEE Trans. Comput. Kung 36 5 603 1987 10.1109/TC.1987.1676945 Optimal systolic design for the transitive closure and the shortest path problem 

  16. Kung 1988 VLSI Array Processor 

  17. Parallel Comput. Kunde 7 25 1988 10.1016/0167-8191(88)90095-6 The instruction systolic array and its relation to other models of parallel computers 

  18. Lam 1989 A Systolic Array Optimizing Compiler 

  19. VLSI J. Lang 4 65 1986 10.1016/0167-9260(86)90038-6 The instruction systolic array - a parallel architecture for VLSI integration 

  20. Lang 1 460 1987 ISA and SISA: Two variants of a general-purpose systolic architecture 

  21. Lang 295 1988 Proc. Int. Conf. on Systolic Arrays Transitive closure on an instruction systolic array 

  22. Mead 1980 Introduction to VLSI Systems 

  23. Quinton 208 1984 11th Annual Symp. on Computer Architecture Automatic synthesis of systolic arrays from uniform recurrent equations 

  24. SIAM J. Comput. Reghbati 7 230 1978 10.1137/0207020 Parallel computations in graph theory 

  25. Sarkar 289 1978 Proc. IEEE Region 10 Conf. on Computer and Communication Systems Fast Fourier transform using linear tagged systolic array 

  26. Sarkar 138 289 1991 Tagged systolic arrays 

  27. Microprocessing and Microprogramming Sarkar 33 101 1991 10.1016/0165-6074(91)90021-K An instruction systolic array implementation of the two-dimensional fast Fourier transform 

  28. Sarkar 1991 Synthesis of enhanced systolic arrays 

  29. Sastry 917 1987 Proc. Int. Conf. on Parallel Processing A general purpose VLSI array for efficient signal and image processing 

  30. Shin 116 1989 Proc. Int. Conf. on Systolic Arrays A VLSI architecture for parallel computation of FFT 

  31. SIAM J. Comput. Tsin 13 3 580 1989 10.1137/0213036 Efficient parallel algorithms for a class of graph theoretic problems 

  32. Willey 132 466 1985 Systolic implementations for deconvolution, DFT and FFT 

관련 콘텐츠

저작권 관리 안내
섹션별 컨텐츠 바로가기

AI-Helper ※ AI-Helper는 오픈소스 모델을 사용합니다.

AI-Helper 아이콘
AI-Helper
안녕하세요, AI-Helper입니다. 좌측 "선택된 텍스트"에서 텍스트를 선택하여 요약, 번역, 용어설명을 실행하세요.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.

선택된 텍스트

맨위로