최소 단어 이상 선택하여야 합니다.
최대 10 단어까지만 선택 가능합니다.
다음과 같은 기능을 한번의 로그인으로 사용 할 수 있습니다.
NTIS 바로가기Electronics letters, v.53 no.14, 2017년, pp.910 - 912
Lim, J. (Yonsei University, Republic of Korea) , Kim, H. (Yonsei University, Republic of Korea) , Oh, H. (Yonsei University, Republic of Korea) , Kang, S.
Three-dimensional integrated systems that combine large-capacity dynamic random access memory (DRAM) with high-performance processors represent a promising solution to implementing high-performance computing. However, in such configurations stacked DRAM cells will inevitably be exposed to high tempe...
IEEE Trans. CAD Lim J. 1455 34 9 2015 10.1109/TCAD.2015.2413411 3D stacked DRAM refresh management with guaranteed data reliability
JETCAS Nomura T. 364 6 3 2016 Design challenges in 3D SoC stacked with a 12.8 GB/s TSV wide I/O DRAM
Reliabilityperformance tradeoffs between 2.5D and 3Dstacked DRAM processors Hassan S.M. MY21 2016
Sakurai, T., Newton, A.R.. Alpha-power law MOSFET model and its applications to CMOS inverter delay and other formulas. IEEE journal of solid-state circuits, vol.25, no.2, 584-594.
Enabling improved power management in multicore processors through clustered DVFS Kolpe T. 1 2011
Temperatureaware microarchitecture Skadron K. 2 2003
McPAT: an integrated power, area, and timing modeling framework for multicore and manycore architectures Li S. 469 2009
JSSC Nawathe U. 6 43 1 2008 Implementation of an 8core, 64thread, powerefficient SPARC server on a chip
A 1.2 GHz alpha microprocessor with 44.8 GB/s chip pin bandwidth Jain A. 240 2001
Micron:‘4Gb: x16 x32 mobile LPDDR2 SDRAM S4 features’ www.micron.com/products/datasheets accessed March 2017
해당 논문의 주제분야에서 활용도가 높은 상위 5개 콘텐츠를 보여줍니다.
더보기 버튼을 클릭하시면 더 많은 관련자료를 살펴볼 수 있습니다.
*원문 PDF 파일 및 링크정보가 존재하지 않을 경우 KISTI DDS 시스템에서 제공하는 원문복사서비스를 사용할 수 있습니다.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.