$\require{mediawiki-texvc}$

연합인증

연합인증 가입 기관의 연구자들은 소속기관의 인증정보(ID와 암호)를 이용해 다른 대학, 연구기관, 서비스 공급자의 다양한 온라인 자원과 연구 데이터를 이용할 수 있습니다.

이는 여행자가 자국에서 발행 받은 여권으로 세계 각국을 자유롭게 여행할 수 있는 것과 같습니다.

연합인증으로 이용이 가능한 서비스는 NTIS, DataON, Edison, Kafe, Webinar 등이 있습니다.

한번의 인증절차만으로 연합인증 가입 서비스에 추가 로그인 없이 이용이 가능합니다.

다만, 연합인증을 위해서는 최초 1회만 인증 절차가 필요합니다. (회원이 아닐 경우 회원 가입이 필요합니다.)

연합인증 절차는 다음과 같습니다.

최초이용시에는
ScienceON에 로그인 → 연합인증 서비스 접속 → 로그인 (본인 확인 또는 회원가입) → 서비스 이용

그 이후에는
ScienceON 로그인 → 연합인증 서비스 접속 → 서비스 이용

연합인증을 활용하시면 KISTI가 제공하는 다양한 서비스를 편리하게 이용하실 수 있습니다.

저온 동시 소성세라믹으로 제작된 노출형 교차전극형 캐패시터의 특성 연구
Characterization of Exposed interdigitated Capacitor in Low Temperature Co-fired Ceramic 원문보기

한국전기전자재료학회 2006년도 하계학술대회 논문집 Vol.7, 2006 June 22, 2006년, pp.38 - 39  

안민수 (연세대학교대학교 전기전자공학과) ,  강정한 (연세대학교대학교 전기전자공학과) ,  윤일구 (연세대학교대학교 전기전자공학과)

Abstract AI-Helper 아이콘AI-Helper

In this paper, we describe a method of accurate modeling capacitor in Low Temperature Co-fired Ceramic(LTCC). We obtain building blocks that present characterization of test structure through partial element equivalent circuit (PEEC) method. The extracted model of building blocks can be used for pre...

AI 본문요약
AI-Helper 아이콘 AI-Helper

* AI 자동 식별 결과로 적합하지 않은 문장이 있을 수 있으니, 이용에 유의하시기 바랍니다.

제안 방법

  • 제작된 테스트 구조의 도식이 그림 1에 나타나 있다. 4개의 교차전극을 갖는 구조를 test structure 1, 5개의 교차전극을 갖는 구조를 test structure 2, 6개의 교차전극을 갖는 구조를 test structure 3으로 명명 하였다.
  • PEEC 방법을 이용한 모델링을 수행함에 있어 test structure 2를 그림1과 같이 7개의 빌딩 블록으로 나누었다. 각각의 빌딩 블록 중 사용된 등가회로 구조는 2가지로 그림2에 나타내었匚}.
  • 빌딩블록을 이其하여 등가회로로 구성된 캐패시터논 HSPICE circuit sim니ak)i. 이용하여 모델링을 수행하였다. test structure? 의 모델링을 통하여 얻어진 최적화 돤 결과를 test structure! 과 3에 적용하여 예측 모델링을 수행하였다.
  • PEEC방법으로 모델링 하였다. 모델링을 통하여 얻어진 최적화 된 결과률 통하여 예죽 모델링을 수행하였다. 예측 모델링의 결과로부터 PEEC 방법이 집적회로에 응용 할 수 있는 교차전극형 캐패시터의 특성을 예축하고 문석 하는데 畀용함을 알게 되었다,
  • 테스트 구조는 고주파 측정을 위하여 Agilent 8722 network analyzei애 I ground-signal-ground configuration coplanar probe을 연결하여 측정하였다. Calibratione 측정 전에, through-reflect-match (TRM) 방법을 이용하여 이루어 졌다.

대상 데이터

  • 각각의 빌딩 블록 중 사용된 등가회로 구조는 2가지로 그림2에 나타내었匚}. Pad 블록은 구조적으로 ground와의 캐패시터 성분을 고려하여 등가회로 A를 사용하였으며, 나머지 블록은 뜽가회로 B를 사용하였다. 빌딩블록을 이其하여 등가회로로 구성된 캐패시터논 HSPICE circuit sim니ak)i.
  • Calibratione 측정 전에, through-reflect-match (TRM) 방법을 이용하여 이루어 졌다. 각각의 테스트 구조에 대해 50 MHz부터 10 GHz까지 201 개의 scattering parameter (S・parameter)를 측정하였다.
  • 테스트 구조로 유전상수9.8의 교차전극형 캐패시터를 제작하였다. 은을 전도체로 사용한 후 도금 하였다.
  • 캐패시터의 두께는 10 나m로 하였다. 테스트는 구조는 8층의 LTCC sheet로 제작하였으며 각 sheet의 두께는 80 urn 이다. 제작된 테스트 구조의 도식이 그림 1에 나타나 있다.

데이터처리

  • 4는 test structure 2에 대한 최적화 된 S・parameter의 S11과 S12률 측정치와 비교한 것이다. Z1 림 5-8는 test structure?의 모델링을 통하여 얻어진 최적화 된 결과를 test structure 1과 3에 대하여 예측 모델링을 수행한 후 측정치와 비교한 것이다. ▲는 측정치의 실수부를 .

이론/모형

  • 연결하여 측정하였다. Calibratione 측정 전에, through-reflect-match (TRM) 방법을 이용하여 이루어 졌다. 각각의 테스트 구조에 대해 50 MHz부터 10 GHz까지 201 개의 scattering parameter (S・parameter)를 측정하였다.
  • 본 논문에서는 LTCC공정으로 제작된 교차전극형 캐패시터를 PEEC방법으로 모델링 하였다. 모델링을 통하여 얻어진 최적화 된 결과률 통하여 예죽 모델링을 수행하였다.
  • 본 논문에서는 교차전극형 캐패시터를 부분 등가회로모델(partial equivalent circuit model :PEEC) 방법을 이용하여 모델링한 후 예측 모델링을 수행하였다.
본문요약 정보가 도움이 되었나요?
섹션별 컨텐츠 바로가기

AI-Helper ※ AI-Helper는 오픈소스 모델을 사용합니다.

AI-Helper 아이콘
AI-Helper
안녕하세요, AI-Helper입니다. 좌측 "선택된 텍스트"에서 텍스트를 선택하여 요약, 번역, 용어설명을 실행하세요.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.

선택된 텍스트

맨위로