선택한 단어 수는 입니다.
최소 단어 이상 선택하여야 합니다.
최소 단어 이상 선택하여야 합니다.
선택한 단어 수는 30입니다.
최대 10 단어까지만 선택 가능합니다.
최대 10 단어까지만 선택 가능합니다.
제안 방법
- 본 논문에서는 고효율 소자인 질화갈륨 반도체 소자와 가장 기본적인 2-Way Doherty Structure를 이용하여 고 집적화, 고 효율화된 Pallet Amplifier를 제작하고 Test 하였다.
- 본 논문에서는 차세대 소자로 주목받고 있는 고효율의 질화갈륨(Gallium Nitride) 반도체 소자를 Packaging 공정을 통하여 Transistor로 구현하였으며, 구현된 Transistor와 추가적인 효율 개선을 위해 Doherty Structure를 적용하여 WiMAX 및 LTE System에서 적용될 수 있는 고 효율 및 Size Reduce 된 Pallet Amplifier를 제작하였다.
- 만약 Gate에 음전원이 인가되지 않은 상태에서 Drain 전압이 인가될 경우 질화갈륨 반도체 소자가 Damage를 입거나 상황에 따라 소손될 가능성이 있기 때문에 음전원에 적합한 Bias 회로와 Bias를 순차적으로 인가하기 위한 Sequence 회로를 사용해야 한다. 제작된 Pallet Amplifier는 FET 및 OP-AMP등을 이용하여 Sequence 회로를 구현 하였으며, 그에 따른 Bias Sequence Timing은 다음 [그림 4]로 측정 되었다.
- 질화갈륨 반도체 소자의 Active Model을 사용하여 Circuit Simulation Tool 인 Agilent사의 ADS를 통해 Packaging 된 Transistor의 Simulation과 그에 따른 PCB External Matching Simulation을 진행하고, 그 결과를 바탕으로 PCB를 제작 검증 하였다.
대상 데이터
- 본 논문에서 제작된 Pallet Amplifier는 RFHIC 사의 P1dB 20dBm 급의 AP410(SOT-89 Type)과 Sirenza 사의 1W 급 SZA-2044(4＊4 QFN Type)를 사용하여 Pre-Drive를 구성하였다.
- 본 논문에서 제작된 Pallet Amplifier에 사용된 질화갈륨 반도체 소자는 미국 Cree 사의 8Watt 급 출력과 30Watt 급 출력을 갖는 질화 갈륨 반도체 소자로써, (주)RFHIC에서 Packaging 공정을 통해 다음과 같은 크기에 Package를 진행 하였다.
- 특성 검증용으로 사용된 PCB는 ℰr = 3.5, H =0.765mm, T = 0.035mm, tanD = 0.002 인 Taconic사의 RF35 기판을 사용 하였으며, 검증용으로 제작된 PCB의 Layout은 아래 [그림 2]에 나타내었고, 그에 따른 Test 결과는 아래 [표 1]에 나타내었다.
이론/모형
- Amplifier 개발에서 효율을 향상시키는 방법 중에서 Doherty Structure는 가장 간단한 구조이면서 구성이 용이하고 효율 개선 효과가 좋아 개발자에 의한 선호도가 높다. 본 논문에서 제작된 Amplifier는 소형화에 중점을 두어 기본이 되는 2-Way Doherty 방식을 채택하였으며, 그 구조는 다음 [그림 3]과 같다.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.